図 4-7 に、3.3V 入力電源と LDDR4 メモリを搭載したシステム上で AM64x プロセッサに電力を供給する TPS6521902 バリエーションを示します。Buck1、LDO3、LDO2、LDO1 を使用して、前のブロック図で説明したのと同じ AM64x ドメインに電力を供給します。プリレギュレータから供給される 3.3V をパワー・スイッチと組み合わせて、3.3V VDDSHVx IO ドメインに電力を供給できます。GPO2 は、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります)。Buck3 および Buck2 は、VDDS_DDR および 1.8V DVDD3V3 IO ドメインで必要とされる 1.1V および 1.8V をサポートします。また、LPDDR4 メモリに必要とされる電圧をサポートするのにも使用されます。LDO4 は、イーサネット PHY などの外部ペリフェラルに使用できる、2.5V の空き電源リソースです。GPIO と GPO1 は、デフォルトで無効になる空きデジタル・リソースですが、必要に応じて I2C を介して有効にすることもできます。図 4-8 に、TPS6521902 でプログラムされる電源オンおよび電源オフ・シーケンスを示します。