図 4-10 に、3.3V 入力電源と DDR4 メモリを搭載したシステム上で AM64x プロセッサに電力を供給する TPS6521903 バリエーションを示します。Buck1、Buck2、LDO3、LDO2、LDO1、および GPO2 を使用して、前のパワー・ブロック図で説明したのと同じドメインに電力を供給 / ドメインをイネーブルにします。プリレギュレータから供給される 3.3V をパワー・スイッチと組み合わせて、3.3V VDDSHVx IO ドメインに電力を供給できます。GPO2 は、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。Buck3 は、VDDS_DDR への電力供給に使用され、Buck2 の 1.8V と合わせて DDR4 メモリに必要な電圧をサポートします。GPIO と GPO1 は、デフォルトで無効になる空きデジタル・リソースですが、必要に応じて I2C 経由で有効にすることもできます。図 4-11 および 図 4-12 に、TPS6521903 でプログラムされる電源オン / 電源オフ・シーケンスを示します。