JAJA725B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0G ハードウェア設計チェック・リスト
  5. 2 MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. 4 クロック・システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック・カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ・ポート接続
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 7 主要なデジタル・ペリフェラル
    1. 7.1 タイマ・リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン・ドレイン GPIO により、レベル・シフタなしで 5V 通信を実現
    6. 8.6 レベル・シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. 9 レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド・レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11関連資料
  15. 12改訂履歴

9.2 グランド・レイアウトに関する検討事項

システム・グランドは、ボード上のノイズと EMI の問題に関連する最も重要な領域と基盤です。これらの問題を最小化する最も実用的な方法は、個別のグランド・プレーンを用意することです。

グランド・ノイズとは？

回路 (ドライバなど) から発生する各信号は、グランド・パスを経由してソースに電流を戻します。周波数が高くなるにつれて、またはリレーのように単純で大電流のスイッチングを行う場合でも、接地方式で干渉を発生させるライン・インピーダンスに起因する電圧降下が発生します。リターン・パスは常に最小の抵抗を経由します。DC 信号の場合、最も抵抗性の低いパスになり、高周波信号の場合は、最もインピーダンスの低いパスになります。これは、グランド・プレーンを使用して問題を簡素化する方法を説明し、シグナル・インテグリティを確保するための鍵となります。

デジタル復帰信号がアナログ復帰 (グランド) 領域内に伝搬することは推奨されません。したがって、設計者はグランド・プレーンを分割して、すべてのデジタル信号復帰ループをグランド領域内に維持する必要があります。この分割は慎重に行う必要があります。多くの設計では、単一 (コモン) の電圧レギュレータを使用して、同じ電圧レベル (3.3V など) のデジタルおよびアナログ電源を生成します。アナログ・レールとデジタル電源レール、およびそれぞれのグランドを互いに絶縁する必要があります。グランドを絶縁するときは、両方のグランドをどこかに短絡する必要があるため、注意してください。図 9-2に、デジタル信号のリターン・パスがアナログ・グランドを通過するループを形成できないことを示します。各設計で、部品の配置などを考慮して一般的なポイントを決定します。グランド・トレースと直列にインダクタ (フェライト・ビーズ) や抵抗 (ゼロ Ω ではない) を追加しないでください。高周波での関連インダクタンスによりインピーダンスが増加し、電圧差が生じます。デジタル・グランドを基準とする信号は、アナログ・グランドまたは他の方向には配線しないでください。

GUID-FFC7A720-EEE5-4779-AF98-23B47049DB1D-low.png図 9-2 デジタル・グランドとアナログ・グランド、および共通領域