JAJA725B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. MSPM0G ハードウェア設計チェック・リスト
  5. MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. クロック・システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック・カウンタ (FCC)
  8. デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ・ポート接続
  9. 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 主要なデジタル・ペリフェラル
    1. 7.1 タイマ・リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン・ドレイン GPIO により、レベル・シフタなしで 5V 通信を実現
    6. 8.6 レベル・シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド・レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11関連資料
  15. 12改訂履歴

I2C と SPI 設計の検討事項

SPI と I2C の各プロトコルは、MCU とセンサ間のデータ交換など、デバイスまたはボード間の通信に広く使用されています。MSPM0G シリーズ MCU は、最大 32MHz の高速 SPI を搭載しており、3 線式、4 線式、チップ・セレクト、コマンド・モードをサポートしています。要件に基づいてシステムを設計するには、図 7-6 を参照してください。

一部の SPI ペリフェラル・デバイスは、PICO (ペリフェラル入力コントローラ出力) を高ロジックに維持する必要があります。外付けデバイスで必要な場合は、PICO ピンにプルアップ抵抗を追加します。

GUID-20221011-SS0I-D9MN-BKN1-51KLQJPTP7G5-low.svg図 7-6 異なる SPI 構成に対する外部接続

I2C バスの場合、MSPM0G デバイスは表 7-6 に示すように、標準、高速、および高速プラス・モードをサポートします。

I2C バスを使用する場合は、外部プルアップ抵抗が必要です。これらの抵抗の値は I2C の速度に依存します。テキサス・インスツルメンツでは、高速プラス・モードをサポートするために 2.2k を推奨します。消費電力に関係するシステムでは、大きな抵抗値を使用できます。ODIO (GPIO を参照) を使用して、5V デバイスとの通信を実装できます。

表 7-6 MSPM0G I2C の特性
パラメータ テスト条件 スタンダード・モード ファスト・モード ファスト・モード・プラス 単位
最小値 最大値 最小値 最大値 最小値 最大値
fI2C I2C 入力クロック周波数 パワー・ドメイン 0 の I2C 40 40 40 MHz
fSCL SCL クロック周波数 100K 400K 1M MHz
tHD、STA (反復) START のホールド時間 4 0.6 0.26 μs
tLOW SCL クロックの Low の時間 4.7 1.3 0.5 μs
tHIGH SCL クロックの High 期間 4 0.6 0.26 μs
tSU、STA 反復 START のセットアップ時間 4.7 0.6 0.26 μs
tHD、DAT データ・ホールド時間 0 0 0 μs
tSU、DAT データ・セットアップ時間 250 100 50 μs
tSU、STO STOP のセットアップ時間 4 0.6 0.26 μs
tBUF STOP 条件と START 条件の間のバス・フリー時間 4.7 1.3 0.5 μs
tVD、DAT データ有効時間 3.46 0.9 0.45 μs
tVD、ACK データ有効アクノリッジ時間 3.46 0.9 0.45 μs
GUID-20210322-CA0I-DDHX-QQKB-TQZR3BJ2BQ34-low.svg図 7-7 代表的な I2C バス接続