JAJA725B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0G ハードウェア設計チェック・リスト
  5. 2 MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. 4 クロック・システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック・カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ・ポート接続
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 7 主要なデジタル・ペリフェラル
    1. 7.1 タイマ・リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン・ドレイン GPIO により、レベル・シフタなしで 5V 通信を実現
    6. 8.6 レベル・シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. 9 レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド・レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11関連資料
  15. 12改訂履歴

2.2 アナログ電源

アナログ・マルチプレクサ VBOOST

PMU の VBOOST 回路は内部 VBOOST 電源を生成します。この電源は、デバイスに搭載されている場合、COMP、GPAMP、OPA の各アナログ・マルチプレクサで使用されます。VBOOST 回路により、外部電源電圧 (VDD) 範囲全体で一貫したアナログ・マルチプレクサ性能を実現できます。

VBOOST のイネーブル / ディスエーブル

次のパラメータに基づいて、SYSCTL は VBOOST 回路のイネーブル要求を自動的に管理します。

  1. COMP、OPA、GPAMP ペリフェラル PWREN の設定
  2. イネーブルになっている任意の COMP のモード設定 (FAST モードと ULP モード)。
  3. SYSCTL の GENCLKCFG レジスタの ANACPUMPCFG 制御ビット。

VBOOST は、SYSRST の後でデフォルトでディスエーブルになります。COMP、OPA、または GPAMP を使用する前に、アプリケーション・ソフトウェアで VBOOST 回路をイネーブルにする必要はありません。アプリケーション・ソフトウェアによって COMP、OPA、または GPAMP がイネーブルになると、SYSCTL は VBOOST 回路もイネーブルにしてアナログ・ペリフェラルをサポートできるようにします。

注: VBOOST 回路には、ディスエーブル状態からイネーブル状態に遷移するためのスタートアップ時間要件 (標準値 12μs) があります。COMP、OPA、または GPAMP の起動時間が VBOOST の起動時間よりも短い場合、VBOOST の起動時間を考慮してペリフェラルの起動時間が延長されます。

バンドギャップ・リファレンス

PMU は、温度および電源電圧に対して安定したバンドギャップ電圧リファレンスを提供します。この基準電圧は、以下のような内部機能にデバイスが使用します。

  • ブラウンアウト・リセット回路のスレッショルドの駆動。
  • コア・レギュレータの出力電圧の設定。
  • オンチップ・アナログ・ペリフェラル向けのオンチップ VREF レベルの駆動。

バンドギャップ・リファレンスは、RUN、SLEEP、STOP モードでイネーブルになります。消費電力を低減するために、スタンバイ・モードでサンプリングされたモードで動作します。シャットダウン・モードではディスエーブルです。ユーザー設定が不要になるように、SYSCTL はバンドギャップ状態を自動的に管理します。