JAJA725B march   2023  – june 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0G ハードウェア設計チェック・リスト
  5. 2 MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. 4 クロック・システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック・カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ・ポート接続
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 7 主要なデジタル・ペリフェラル
    1. 7.1 タイマ・リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン・ドレイン GPIO により、レベル・シフタなしで 5V 通信を実現
    6. 8.6 レベル・シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. 9 レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド・レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11関連資料
  15. 12改訂履歴

4.1 内部発振器

内部低周波数発振器 (LFOSC)

LFOSC はオンチップの低消費電力発振器で、32.768kHz の周波数に工場で調整されています。システムの低消費電力化に役立つ低周波数クロックを提供します。LFOSC は、低い温度範囲で使用する場合、より高い精度を実現できます。詳細については、デバイス固有のデータシートを参照してください。

GUID-6F9FAF5C-CAE2-45EB-B121-3EF60842C773-low.png図 4-1 MSPM0G シリーズ LFOSC

内部システム発振器 (SYSOSC)

SYSOSC はオンチップの高精度で構成可能な発振器で、32MHz (ベース周波数) および 4MHz (低周波数) の出荷時に調整された周波数に加えて、24MHz または 16MHz でのユーザー・トリム動作もサポートしています。コードの実行と処理性能のために CPU を高速で動作させるための高周波クロックを提供します。

GUID-7C3445B4-3C5F-44E2-BD56-9182C3C24C8D-low.png図 4-2 MSPM0G シリーズ SYSOSC

SYSOSC 周波数補正ループ

この発振器の追加ハードウェア設定は、ROSC ピンと VSS の間に実装される外付け抵抗であり、温度範囲全体で ±2.5% の基本精度から SYSOSC を増加させます。

SYSOSC アプリケーション全体の精度は、以下の誤差ソースを組み合わせて総合誤差を求めることで決定されます。

  1. ROSC 基準抵抗の誤差 (許容誤差と温度ドリフトによる)
  2. FCL モードでの SYSOSC 回路の誤差 (-40℃～85℃で ±0.75%、-40℃～125℃で ±0.90%)

表 4-1 に、2 つの温度範囲にわたる 2 つの異なる ROSC 抵抗仕様について、SYSOSC アプリケーションの精度を計算する方法を示します。詳細については、各デバイスの TRM をご覧ください。

表 4-1 ROSC 許容誤差、RSOC TCR、周囲温度 (TA) による FCL を使用した SYSOSC 精度
周囲温度 (TA) -40 ≤ TA ≤ 125℃ -40 ≤ TA ≤ 85℃
ROSC 抵抗パラメータ ±0.1% 25ppm/℃ ±0.5% 25ppm/℃ ±0.1% 25ppm/℃ ±0.5% 25ppm/℃
公称 ROSC 抵抗 (ROSCnom) 100kΩ
最大 ROSC 抵抗 (25℃時) 100.1kΩ 100.5kΩ 100.1kΩ 100.5kΩ
最小 ROSC 抵抗 (25℃時) 99.9kΩ 99.5kΩ 99.9kΩ 99.5kΩ
ROSC 抵抗 TCR 25ppm/℃
ROSC 温度ドリフト -0.16%～0.25% -0.16%～0.15%
最大 ROSC 抵抗 (高温時) (ROSCmax) 100.35kΩ 100.75kΩ 100.25kΩ 100.65kΩ
最小 ROSC 抵抗 (低温時) (ROSCmin) 99.74kΩ 99.34kΩ 99.74kΩ 99.34kΩ
ROSC 抵抗誤差 (高温) (ROSCerr+) +0.35% +0.75% +0.25% +0.65%
ROSC 抵抗誤差 (低温) (ROSCerr-) -0.26% -0.66% -0.26% -0.66%
SYSOSC 回路エラー (SYSOSCerr) ±0.9% ±0.75%
総合精度 (TOTerr-、TOTerr+) -1.2%～+1.3% -1.6%～+1.7% -1.0%～+1.0% -1.4%～+1.4%

システム・フェーズ・ロック・ループ (SYSPLL)

SYSPLL は、プログラム可能な周波数を備えたシステム・フェーズ・ロック・ループであり、MSPM0G シリーズの最高速度 (80MHz) を達成するために使用されます。

GUID-0B426492-916A-46DF-A656-C57DD88B1C6A-low.png図 4-3 MSPM0G SYSPLL 回路