JAJA735 february   2023

 

  1.   商標
  2. 1MSPM0 ファミリの概要
  3. 2MSPM0 の主なアナログ機能
    1. 2.1 クラス最高の内蔵 12 ビット ADC
    2. 2.2 基準電圧 DAC 付きデュアル・モード・コンパレータ
    3. 2.3 バッファ付き 12 ビット 1Msps DAC
    4. 2.4 ゼロドリフトおよびゼロクロスオーバー・チョッパ OPA
  4. 3MSPM0 のアナログ・ペリフェラルを使って簡単かつ柔軟にシステムを開発
    1. 3.1 ADC サンプリングおよび変換
    2. 3.2 差動およびカスケード OPA 構成
    3. 3.3 ウィンドウ・コンパレータ・モード
    4. 3.4 各種アナログ・ペリフェラル間の内部接続
  5. 4STM32 とのアナログ機能の比較
  6. 5関連資料

差動およびカスケード OPA 構成

一部の MSPM0G および MSPM0L デバイスは 2 つの OPA をサポートしています。本デバイス上で 2 つの OPA が利用できる場合、それらを差動アンプまたはカスケード・モードとして使用できます。

図 3-2 に、MSPM0 デバイスの 2 つの OPA を使って差動アンプを構成する方法の例を示します。

GUID-20221214-SS0I-8MQW-SPQT-2SB7G8JR9M3P-low.svg図 3-2 MSPM0 の OPA で構成した差動アンプ

この回路は、抵抗 R1 および R2 に基づいて電圧を加算または減算します。電圧差は図中の式で計算できます。OPA 出力は、MSPM0 に内蔵された ADC によって、またはコンパレータの入力として測定することもできます。

1 つの OPA のゲインが不十分である場合、ゲインを増やすために、2 つの OPA をカスケード・モードに構成できます。図 3-3 に、カスケード接続アンプの回路図を示します。総合ゲインは抵抗 R1、R2、R3、R4 の設定で決まります。

GUID-20221214-SS0I-CJZK-N8CF-HFV5WVPC2BLT-low.svg図 3-3 MSPM0 の OPA で構成したカスケード接続アンプ