JAJA745 アプリケーション概要

本トポロジ・シリーズのパート 2 では、電源仕様のパラメータから最適なトポロジを選択する方法について説明します。本アプリケーション・ブリーフでは、降圧、昇圧、昇降圧トポロジのさまざまな側面について説明します。

降圧コンバータ

図 1 に、非同期整流式降圧コンバータの回路図を示します。降圧コンバータは、入力電圧をそれより低い出力電圧に降圧します。スイッチ Q1 が導通しているとき、エネルギーは出力に転送されます。

図 1 非同期整流降圧コンバータの回路図

式 1 のデューティ・サイクルの計算方法：

式 1.

D = \frac{V_{O U T} + V_{f}}{V_{I N} + V_{f}}

式 2 の MOSFET (金属酸化物電界効果トランジスタ) の最大ストレスの計算方法：

式 2.

V_{Q 1} = V_{I N} + V_{f}

式 3 の最大ダイオード・ストレスの計算方法：

式 3.

V_{D 1} = V_{I N}

ここで

V_IN は入力電圧
V_OUT は出力電圧
V_ƒ はダイオードの順方向電圧

入力電圧と出力電圧の差が大きいほど、リニア・レギュレータや低ドロップアウト・レギュレータ (LDO) に比べて降圧コンバータの効率が高くなります。

降圧コンバータは入力側でパルス電流を供給しますが、コンバータの出力側に配置されているインダクタ・コンデンサ (LC) フィルタにより、出力電流は連続しています。その結果、入力に反映される電圧リップルは、出力のリップルに比べて大きくなります。

デューティ・サイクルが小さく、出力電流が 3A を超える降圧コンバータの場合、同期整流器を使用します。電源に 30A を超える出力電流が必要な場合は、マルチフェーズまたはインターリーブ出力段を使用します。これにより、部品のストレスが最小化され、生成された熱が複数の電力段に分散され、コンバータの入力で反射されるリップルが低減されるからです。

N-FET を使用する場合、スイッチング・サイクルごとにブートストラップ・コンデンサを再充電する必要があるため、デューティ・サイクルの制限が発生する可能性があります。この場合、最大デューティ・サイクルは 95%～99% の範囲内です。

降圧コンバータは通常、フォワード・トポロジを表すため、良好なダイナミック特性を示します。実現可能な帯域幅は、エラー・アンプの品質と選択したスイッチング周波数によって異なります。

図 2 から図 7 に、非同期降圧コンバータの FET、ダイオード、インダクタの連続導通モード (CCM) での電圧と電流の波形を示します。

図 2 CCM の降圧 FET 電圧波形

図 4 CCM の降圧ダイオード電圧波形

図 6 CCM の降圧インダクタ電圧波形

図 3 CCM の降圧 FET 電流波形

図 5 CCM の降圧ダイオード電流波形

図 7 CCM の降圧インダクタ電流波形

昇圧コンバータ

昇圧コンバータは、入力電圧をより大きな出力電圧に昇圧します。スイッチ Q1 が導通していないとき、エネルギーは出力に転送されます。図 8 は非同期昇圧コンバータの回路図です。

図 8 非同期整流昇圧コンバータの回路図

式 4 のデューティ・サイクルの計算方法：

式 4.

D = \frac{V_{O U T} + V_{f} - V_{I N}}{V_{O U T} + V_{f}}

式 5 の最大 MOSFET ストレスの計算方法：

式 5.

V_{Q 1} = V_{O U T} + V_{f}

式 6 の最大ダイオード・ストレスの計算方法：

式 6.

V_{D 1} = V_{O U T}

ここで

V_IN は入力電圧
V_OUT は出力電圧
V_f はダイオードの順方向電圧

昇圧コンバータを使用すると、LC フィルタが入力側に配置されているため、パルス出力電流が表示されます。したがって、入力電流は連続しており、出力電圧リップルは入力電圧リップルよりも大きくなります。

昇圧コンバータを設計する際には、コンバータがスイッチングしていない場合でも、入力から出力への永続的な接続が存在することを理解することが重要です。出力で短絡が発生する可能性がある場合は、事前に注意してください。

出力電流が 4A を超える場合は、ダイオードを同期整流器に置き換えます。電源が 10A を超える出力電流を供給する必要がある場合は、マルチフェーズまたはインターリーブ出力段のアプローチを推奨します。

CCM で動作している場合、伝達関数の右半面ゼロ (RHPZ) により、昇圧コンバータの動的動作が制限されます。RHPZ は補償できないため、実現可能な帯域幅は通常、RHPZ 周波数の 1/5～1/10 未満です。式 7 を参照。

式 7.

f_{R H P Z} = \frac{V_{O U T} \times {(1 - D)}^{2}}{2 \times π \times L_{1} \times I_{O U T}}

ここで

V_OUT は出力電圧
D はデューティ・サイクル
I_OUT は出力電流
L₁ は昇圧コンバータのインダクタンス

図 9 から図 14 に、非同期昇圧コンバータの FET、ダイオード、インダクタの CCM での電圧と電流の波形を示します。

図 9 CCM での昇圧 FET 電圧波形

図 11 CCM でのブースト・ダイオード電圧波形

図 13 CCM での昇圧インダクタ電圧波形

図 10 CCM での昇圧 FET 電流波形

図 12 CCM でのブースト・ダイオード電流波形

図 14 CCM での昇圧インダクタ電流の波形

昇降圧 (バック・ブースト) コンバータ

昇降圧コンバータは、同じインダクタを共有する降圧と昇圧の電力段を組み合わせたものです (図 15 を参照)。

図 15 2 スイッチ昇降圧コンバータの回路図

昇降圧トポロジは、入力電圧が出力電圧より小さくても、大きくても、等しくてもよく、必要な出力電力が 50W を上回っているため便利です。

50W 未満の出力電力の場合、このコンバータの部品使用量が少ないため、シングルエンドの 1 次側インダクタンス・コンバータ (SEPIC) がよりコスト効率の優れた選択肢になります。

昇降圧コンバータは、入力電圧が出力電圧よりも高い場合は降圧モードで動作し、出力電圧よりも小さい入力電圧の場合は昇圧モードで動作します。コンバータが伝達領域で動作している場合、つまり入力電圧が出力電圧の範囲内にある場合、これらの条件に対処する方法として 2 つの考え方があります。降圧段と昇圧段の両方が同時にアクティブになるか、降圧段と昇圧段の間でスイッチング・サイクルが交互になる (それぞれが通常のスイッチング周波数の半分で通常動作する) かのいずれかです。2 番目の考え方では出力に分数調波ノイズを発生させる可能性があり、出力電圧の精度は通常の降圧または昇圧動作に比べてわずかに精度が低下しますが、コンバータは最初の考え方に比べてはるかに効率的です。

昇降圧トポロジでは、一方向を向いている LC フィルタがないため、入力と出力でパルス電流が発生します。

昇降圧コンバータでは、それぞれ降圧と昇圧の電力段計算を使用できます。

2 個のスイッチを備えた昇降圧コンバータは、50W～100W (LM5118 など) の電力範囲向けに設計されており、最大 400W の同期整流が可能です (LM5175 など)。未結合の降圧および昇圧電力段と同じ電流制限を持つ同期整流器を使用することを推奨します。

RHPZ がレギュレータの帯域幅の制限要因であるため、昇圧段用の昇降圧コンバータの補償ネットワークを設計します。

パート 4 では、SEPIC および Zeta コンバータの機能と欠点について説明します。

その他の資料

以下のテキサス・インスツルメンツのトレーニング・ビデオをご覧ください。