JAJA750A november   2021  – december 2022 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1

 

  1.   1
  2.   F2800x デバイスのハードウェア設計ガイド
  3.   商標
  4. 1はじめに
  5. 2代表的な F2800x システム・ブロック図
  6. 3回路図設計
    1. 3.1 パッケージとデバイスの選択
      1. 3.1.1 F2800x デバイス
        1. 3.1.1.1 TMS320F28004x
        2. 3.1.1.2 TMS320F28002x
        3. 3.1.1.3 TMS320F28003x
        4. 3.1.1.4 TMS320F280013x
      2. 3.1.2 移行ガイド
      3. 3.1.3 PinMux ツール
      4. 3.1.4 構成可能なロジック・ブロック
    2. 3.2 デジタル IO
      1. 3.2.1 汎用入出力
      2. 3.2.2 内蔵ペリフェラルとクロスバー
      3. 3.2.3 制御ペリフェラル
      4. 3.2.4 通信ペリフェラル
      5. 3.2.5 ブート・ピンとブート・ペリフェラル
    3. 3.3 アナログ IO
      1. 3.3.1 アナログ・ペリフェラル
      2. 3.3.2 アナログ・ピンの選択
      3. 3.3.3 内部および外部アナログ基準電圧
      4. 3.3.4 ADC 入力
      5. 3.3.5 駆動オプション
      6. 3.3.6 ローパス / アンチエイリアシング・フィルタ
    4. 3.4 電源
      1. 3.4.1 電源要件
      2. 3.4.2 電源シーケンス
      3. 3.4.3 VDD 電圧レギュレータ
        1. 3.4.3.1 内部レギュレータと外部レギュレータ
        2. 3.4.3.2 内部 LDO と内部 DC/DC レギュレータ
      4. 3.4.4 消費電力
      5. 3.4.5 電源サイズの計算
    5. 3.5 XRSn とシステム・リセット
    6. 3.6 クロック供給
      1. 3.6.1 内部発振器と外部発振器
    7. 3.7 デバッグとエミュレーション
      1. 3.7.1 JTAG/cJTAG
      2. 3.7.2 デバッグ・プローブ
    8. 3.8 未使用のピン
  7. 4PCB レイアウト設計
    1. 4.1 レイアウト設計の概要
      1. 4.1.1 推奨されるレイアウト・プラクティス
      2. 4.1.2 基板寸法
      3. 4.1.3 層のスタックアップ
    2. 4.2 推奨されるボード・レイアウト
    3. 4.3 部品の配置
      1. 4.3.1 パワー・エレクトロニクスに関する考慮事項
    4. 4.4 グランド・プレーン
    5. 4.5 アナログとデジタルの分離
    6. 4.6 トレースとビアを使用した信号配線
    7. 4.7 熱に関する注意事項
  8. 5EOS、EMI/EMC、ESD に関する考慮事項
    1. 5.1 電気的オーバーストレス
    2. 5.2 電磁干渉と電磁両立性
    3. 5.3 静電気放電
  9. 6重要項目の最終的なチェックリスト
  10. 7関連資料
  11. 8改訂履歴

4.3 部品の配置

ボード上の C2000 チップの位置を決定したら、次に水晶振動子 / 発振器を配置します。これは、クロックを最も効率的に供給できるように、できる限りデバイスの近くに配置する必要があります。具体的には、X1/X2 へのトレースはできるだけ短くします。使用する水晶振動子に必要な追加部品によって、水晶振動子 / 共振器を基板上に配線する方法は異なります。図 4-4 に、2 層基板と、追加の直列抵抗 Rs を必要とする水晶振動子を配置した例を示します。クロック・トレースを 1 つのデバイスから別のデバイスに配線するときは、3W 間隔ルールを使用してみてください。クロック・トレースの中心から隣接する信号トレースの中心までの距離は、クロック・トレースの幅の 3 倍以上にする必要があります。多くのクロックは、低速周波数クロックも含め、立ち上がり時間と立ち下がり時間が高速である場合があります。3W ルールを使用すると、トレース間のクロストークを削減できます。一般に、デバイス間で並列に動作する各トレースの間に間隔を確保してください。配線距離とインピーダンスの不連続性を最小限に抑えるため、トレースを配線するときには直角に曲げることは避けてください。クロストークからさらに保護するため、可能な場合はクロック信号の横にガード・トレース (GND ピンから GND ピン) を配置します。これにより、クロック信号の結合が減少します。

GUID-20211101-SS0I-KMCR-MKQV-TMJRVMHKZKPL-low.png図 4-4 推奨される発振器のレイアウト

次に配置する重要な部品は、デカップリング / バイパス・コンデンサです。これらのコンデンサは、それぞれのピンのできるだけ近くに配置する必要があります。これらのコンデンサは、ノイズをさらに低減し、デバイスの電源を安定させるのに役立ちます。ピンから 1 インチ以上離れた場所にデカップリング・コンデンサを配置すると、性能が低下します。バルク・コンデンサは、チップから比較的離れた場所に配置しても、性能に大きな影響を及ぼすことはありません。図 4-5 に、デカップリング・コンデンサの適切な配置を示します。

GUID-20221215-SS0I-VXHD-FRST-CNWR2JMMHFLQ-low.svg図 4-5 基板レイアウトのデカップリング・コンデンサ

この後に、JTAG ヘッダー / 回路と XRSn 回路を配置します。

TMS320F28004x デバイスの内部 1.2V DC/DC レギュレータを使用するシステムでは、DC/DC 回路を適切に設計するため、以下のガイドラインに従ってください。

  • VDDIO_SW および VDDIO は、同じ 3.3V 電源にスター接続することを推奨します。
  • すべての外付け部品は、できるだけピンに近付けて配置してください。
  • VDDIO _SW、入力コンデンサ (CVDDIO_SW)、および VSS_SW によって形成されるループは、できるだけ短くする必要があります。
  • 帰還パターンはできるだけ短くし、スイッチング出力 (VSW) などのノイズ源から離して配置する必要があります。
  • 入力コンデンサ (CVDDIO_SW) および VSS_SW のグランド・プレーンには、独立したアイランドまたは切り込みが必要です。
  • 寄生抵抗とインダクタンスを最小限に抑えるために、VDD ノードの LVSW-CVDD ポイントへの接続には、VDD プレーンを推奨します。