• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS51116 DDR/DDR2/DDR3/DDR3L/LPDDR3/DDR4完全準拠パワー・ソリューション同期整流バック・コントローラ、3A LDO、バッファ付き基準電圧

    • JAJS123J May   2004  – January 2018 TPS51116

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS51116 DDR/DDR2/DDR3/DDR3L/LPDDR3/DDR4完全準拠パワー・ソリューション同期整流バック・コントローラ、3A LDO、バッファ付き基準電圧
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      代表的なアプリケーション
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Dissipation Ratings
    5. 6.5 Thermal Information
    6. 6.6 Electrical Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1  VDDQ SMPS, Light Load Condition
      2. 7.3.2  Low-Side Driver
      3. 7.3.3  High-Side Driver
      4. 7.3.4  Current Sensing Scheme
      5. 7.3.5  PWM Frequency and Adaptive On-Time Control
      6. 7.3.6  VDDQ Output Voltage Selection
      7. 7.3.7  VTT Linear Regulator and VTTREF
      8. 7.3.8  Controling Outputs Using the S3 and S5 Pins
      9. 7.3.9  Soft-Start Function and Powergood Status
      10. 7.3.10 VDDQ and VTT Discharge Control
      11. 7.3.11 Current Protection for VDDQ
      12. 7.3.12 Current Protection for VTT
      13. 7.3.13 Overvoltage and Undervoltage Protection for VDDQ
      14. 7.3.14 Undervoltage Lockout (UVLO) Protection, V5IN (PWP), V5FILT (RGE)
      15. 7.3.15 Input Capacitor, V5IN (PWP), V5FILT (RGE)
      16. 7.3.16 Thermal Shutdown
    4. 7.4 Device Functional Modes
      1. 7.4.1 VDDQ SMPS, Dual PWM Operation Modes
      2. 7.4.2 Current Mode Operation
      3. 7.4.3 D-CAP™ Mode Operation
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 DDR3 Application With Current Mode
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Pin Connections
        2. 8.2.2.2 Choose the inductor
        3. 8.2.2.3 Choose rectifying (low-side) MOSFET
        4. 8.2.2.4 Choose output capacitance
        5. 8.2.2.5 Determine f0 and calculate RC
        6. 8.2.2.6 Calculate CC2
        7. 8.2.2.7 Calculate CC.
        8. 8.2.2.8 Determine the value of R1 and R2.
      3. 8.2.3 Application Curves
    3. 8.3 DDR3 Application With D−CAP™ Mode
      1. 8.3.1 Design Requirements
      2. 8.3.2 Detailed Design Procedure
        1. 8.3.2.1 Pin Connections
        2. 8.3.2.2 Choose the Components
      3. 8.3.3 Application Curves
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 コミュニティ・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS51116 DDR/DDR2/DDR3/DDR3L/LPDDR3/DDR4完全準拠パワー・ソリューション同期整流バック・コントローラ、3A LDO、バッファ付き基準電圧

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 同期整流バック・コントローラ(VDDQ)
    • 広い入力電圧範囲: 3.0V～28V
    • 100ns負荷ステップ応答を実現するD−CAP™モード
    • 電流モードを選択することによりセラミック出力コンデンサに対応
    • S4/S5状態のソフトオフに対応
    • RDS(on)または抵抗による電流検知
    • 2.5V (DDR)、1.8V (DDR2)、
      1.5Vまでの可変(DDR3)、1.35V (DDR3L)、1.2V (LPDDR3およびDDR4)または
      出力範囲0.75V～3.0V
    • パワー・グッド、過電圧保護、低電圧保護機能
  • 3A LDO (VTT)、バッファ付き基準電圧(VREF)
    • 3Aのシンク/ソース可能
    • 電力損失の最適化に利用可能なLDO入力
    • 最小出力容量20µF (セラミック)
    • 低ノイズ、バッファ付きの10mA出力電流
    • 精度±20mV (VREF/VTT)
    • ハイ・インピーダンス(S3)およびソフトオフ(S4/S5)に対応
    • サーマル・シャットダウン

2 アプリケーション

  • DDR/DDR2/DDR3/DDR3L/LPDDR3/DDR4メモリの電源
  • SSTL-2、SSTL-18、SSTL-15、HSTLのターミネーション

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale