JAJS301E March   2007  – July 2022 TPS5450

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  発振周波数
      2. 7.3.2  基準電圧
      3. 7.3.3  イネーブル (ENA) と内部スロースタート時間
      4. 7.3.4  低電圧誤動作防止 (UVLO)
      5. 7.3.5  ブースト･キャパシタ (BOOT)
      6. 7.3.6  出力フィードバック (VSENSE) と内部補償
      7. 7.3.7  電圧フィード･フォワード
      8. 7.3.8  パルス幅変調 (PWM) 制御
      9. 7.3.9  過電流保護
      10. 7.3.10 過電圧保護
      11. 7.3.11 サーマル・シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 最小入力電圧付近での動作
      2. 7.4.2 EN 制御による動作
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スイッチング周波数
        2. 8.2.2.2 出力電圧の設定ポイント
        3. 8.2.2.3 入力キャパシタ
        4. 8.2.2.4 出力フィルタ部品
        5. 8.2.2.5 インダクタの選択
        6. 8.2.2.6 キャパシタの選択
        7.       43
        8. 8.2.2.7 ブート･キャパシタ
        9. 8.2.2.8 キャッチ・ダイオード
        10. 8.2.2.9 詳細情報
          1. 8.2.2.9.1 出力電圧の制限
          2. 8.2.2.9.2 内部補償回路
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 熱に関する計算
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 Third-Party Products Disclaimer
    2. 11.2 商標
    3. 11.3 Electrostatic Discharge Caution
    4. 11.4 Glossary
  12. 12メカニカル、パッケージ、および注文情報
8.2.2.9.2 内部補償回路

回路の例で使用されている設計の式は、TPS5450 を使用する回路の生成に使用できます。これらの設計は特定の前提条件に基づいており、ほとんどの場合は ESR 値が制限範囲内の出力キャパシタが選択されています。別のタイプのキャパシタを使用する場合にも、TPS5450 の内部補償に適合する可能性があります。以下の式 Equation15 で内部電圧モード･タイプ III の補償回路の公称周波数応答を求めることができます。

Equation15. GUID-C343FE22-3D9C-4A3E-91C6-533A51F1D50D-low.gif

ここで

  • Fp0 = 2165Hz、Fz1 = 2170Hz、Fz2 = 2590Hz
  • Fp1 = 24kHz、Fp2 = 54kHz、Fp3 = 440kHz
  • Fp3 は、理想的でない寄生容量の影響を表します。

この情報と目的の出力電圧、フィードフォワード･ゲインおよび出力フィルタ特性を組み合わせると、閉ループの伝達関数が導かれます。