JAJS313H July   2008  – October 2023 TPS54331

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  固定周波数 PWM 制御
      2. 7.3.2  電圧リファレンス (VREF)
      3. 7.3.3  ブートストラップ電圧 (BOOT)
      4. 7.3.4  イネーブル、および可変の入力低電圧誤動作防止 (VIN UVLO)
      5. 7.3.5  SS ピンを使用したプログラム可能なスロー・スタート
      6. 7.3.6  エラー・アンプ
      7. 7.3.7  勾配補償
      8. 7.3.8  電流モード補償設計
      9. 7.3.9  過電流保護および周波数シフト
      10. 7.3.10 過電圧過渡保護
      11. 7.3.11 サーマル・シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 Eco-mode
      2. 7.4.2 VIN < 3.5V での動作
      3. 7.4.3 EN 制御による動作
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  WEBENCH® ツールによるカスタム設計
        2. 8.2.2.2  スイッチング周波数
        3. 8.2.2.3  出力電圧の設定点
        4. 8.2.2.4  入力コンデンサ
        5. 8.2.2.5  出力フィルタ部品
          1. 8.2.2.5.1 インダクタの選択
        6. 8.2.2.6  コンデンサの選択
        7. 8.2.2.7  補償部品
        8. 8.2.2.8  ブートストラップ・コンデンサ
        9. 8.2.2.9  キャッチ・ダイオード
        10. 8.2.2.10 出力電圧の制限
        11. 8.2.2.11 消費電力の推定
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
      3. 8.4.3 電磁干渉 (EMI) に関する考慮事項
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスのサポート
      1. 9.1.1 開発サポート
        1. 9.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 サポート・リソース
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10メカニカル、パッケージ、および注文情報

8.4.3 電磁干渉 (EMI) に関する考慮事項

多くのアプリケーションにおいて EMI に対する懸念が高まる中で、TPS54331 デバイスの内部設計にも EMI を低減する機能が搭載されています。ハイサイド MOSFET のゲート駆動は、PH ピンの電圧のリンギングを低減するよう設計されています。内部の IC レールは、ノイズ感度を下げるため絶縁されています。また、パッケージ・ボンド・ワイヤ方式を使用して、寄生成分の影響を低減しています。

最高の EMI 性能を得るには、外部部品の選択と基板レイアウトが同じように重要です。EMI の潜在的な問題を防止するために、セクション 8.2.2 に示す手順に従います。