JAJS313 データシート

JAJS313H July 2008 – October 2023 TPS54331

PRODUCTION DATA

TPS54331 デバイスは、内部設計の関係で、任意の入力電圧について出力電圧の上限と下限がどちらも存在します。出力電圧の設定ポイントの上限は、最大デューティ･サイクルの 91% に制限され、式 32 で求められます。

式 32.

V_{O (M A X)} = 0.91 \times ((V_{I N (M I N)} - I_{O (M A X)} \times R_{D S (O N) M A X}) + V_{D}) - (I_{O (M A X)} \times R_{L}) - V_{D}

ここで、

この式では、内部ハイサイド FET について最大のオン抵抗を想定しています。

下限は、最小制御可能オン時間 (最大で 130ns) によって制限されます。式 33 を使用して、与えられた入力電圧と最小負荷電流について、最小出力電圧の概算値を計算します。

式 33.

V_{O (M I N)} = 0.089 \times ((V_{I N (M A X)} - I_{O (M I N)} \times R_{D S (O N) M I N}) + V_{D}) - (I_{O (M I N)} \times R_{L}) - V_{D}

ここで、

式 33 でのハイサイド FET の公称オン抵抗が想定されています。式 33 は、動作周波数設定ポイントのワーストケース変動を示しています。デバイスの動作制限付近で動作する設計の場合、正しい機能を保証するために慎重な確認が必要です。