一般的なアプリケーションのガイドラインと、LVDS ドライバおよびレシーバ用のヒントについては、以下のアプリケーション ノートを参照してください。『LVDS オーナー マニュアル』 (SNLA187)、AN-808 (SNLA028)、AN-977 (SNLA166)、AN-971 (SNLA165)、AN-916 (SNLA219)、AN-805 (SNOA233)、AN-903 (SNLA034)。

LVDS ドライバとレシーバは主に、単純なポイント ツー ポイント構成で使用することを意図しています。この構成により、ドライバの高速エッジ レートでクリーンな信号伝達環境が実現します。レシーバは平衡型媒体を介してドライバに接続されます。平衡型媒体には、標準のツイスト ペア ケーブル、パラレル ペア ケーブル、または単純な PCB トレースを使用できます。通常、この媒体の特性インピーダンスは 100Ω です。この媒体と一致するように 100Ω の終端抵抗を選択する必要があり、これをレシーバの入力ピンのできるだけ近くに配置します。終端抵抗はドライバ出力 (電流モード) を電圧に変換し、それをレシーバが検出します。マルチ レシーバ構成など他の構成も可能ですが、ミッドストリーム コネクタ、ケーブル スタブ、その他のインピーダンス不連続性、グランド シフト、ノイズ マージンの制限、合計終端負荷の影響を考慮する必要があります。

DS90LV012A および DS90LT012A 差動ライン レシーバは、+1.2V を中心とする ±1V の同相範囲で、最小 100mV の信号を検出できます。これはドライバのオフセット電圧に関係しており、通常は +1.2V です。駆動信号はこの電圧を中心としており、この中心点から ±1V シフトすることがあります。±1V のシフトは、ドライバのグランド基準電圧とレシーバのグランド基準電圧のグランド電位差、結合ノイズの同相効果、またはこれら 2 つの組み合わせが原因で発生する可能性があります。両方のレシーバ入力ピンの AC パラメータは、0V〜+2.4V (各ピンからグランドまで測定) の推奨動作入力電圧範囲に対して最適化されています。本デバイスは V_DD までのレシーバ入力電圧で動作しますが、V_DD を超えると ESD 保護回路がオンになり、バス電圧がクランプされます。