• Menu
  • Product
  • Email
  • PDF
  • Order now

  • UCC24612 高周波同期整流コントローラ

    • JAJSEQ5A August   2017  – February 2018 UCC24612

      PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • UCC24612 高周波同期整流コントローラ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1.      ハイサイドSRによるフライバック
      2.      ローサイドSRによるフライバック
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Power Management
      2. 7.3.2 Synchronous Rectifier Control
      3. 7.3.3 Adaptive Blanking Time
        1. 7.3.3.1 Turn-On Blanking Timer (Minimum On Time)
        2. 7.3.3.2 Turn-Off Blanking Timer
        3. 7.3.3.3 SR Turn-on Re-arm
      4. 7.3.4 Gate Voltage Clamping
      5. 7.3.5 Standby Mode
    4. 7.4 Device Functional Modes
      1. 7.4.1 UVLO Mode
      2. 7.4.2 Standby Mode
      3. 7.4.3 Run Mode
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 SR MOSFET Selection
        2. 8.2.2.2 Bypass Capacitor Selection
        3. 8.2.2.3 Snubber design
        4. 8.2.2.4 High-Side Operation
      3. 8.2.3 Application Curves
        1. 8.2.3.1 Steady State Testing Low-Side Configuration
        2. 8.2.3.2 Steady State Testing High-Side Configuration
  9. 9 Power Supply Recommendations
  10. 10PCB Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 コミュニティ・リソース
    2. 11.2 商標
    3. 11.3 静電気放電に関する注意事項
    4. 11.4 Glossary
  12. 12メカニカル、パッケージ、および注文情報
  13. 重要なお知らせ
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

UCC24612 高周波同期整流コントローラ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • アクティブ・クランプ・フライバック、QR、DCM、CCMフライバック、LLCなどのトポロジをサポート
  • 最大230VのMOSFET VDSセンシング
  • 最高1MHzの動作周波数
    • UCC24612-1で1MHz
    • UCC24612-2で800kHz
  • VDD範囲が広いため、5V～28Vの出力システムからダイレクト・バイアスが可能
  • 4Aシンク、1Aソースの比例ゲート駆動能力を備えたゲート・ドライバ
  • 適応型最小オフ時間制御によりノイズ耐性が向上
  • サイクル制限プリターンオフによりCCMの効率が向上
  • ハイサイド/ローサイドの構成が可能
  • 軽負荷/スリープ・モードを自動的に管理、スタンバイ電流320µA
  • ターンオフ伝搬遅延: 16ns (標準値)
  • 9.5Vのゲート駆動クランプにより駆動損失を低減

2 アプリケーション

  • AC/DCアダプタ
  • USB Type-C/Power Delivery ACアダプタ
  • サーバー/通信機器電源
  • AC/DC補助電源

3 概要

UCC24612は、標準および論理レベルNチャネルMOSFETパワー・デバイス向けの高性能同期整流コントローラ/ドライバです。ほぼ理想的なダイオード・エミュレーションを実装しているため、出力整流器の損失を低減し、間接的に1次側の損失を低減することができます。ドレイン-ソース間(VDS)センシング制御方式により、アクティブ・クランプ・フライバック、QR/DCM/CCMフライバック、LLCなど、複数のトポロジを使用できます。

内蔵された機能により、設計が簡単な上、さまざまなアプリケーションや周波数で優れた性能を発揮します。動作VDDおよびVD電圧範囲が広いことから、28Vまでの出力のシステムに簡単に実装でき、適応型最小オフ時間制御により、効率性およびノイズ耐性も向上しています。UCC24612-1とUCC24612-2では、ノイズ耐性の向上をもたらす最小オン時間が異なります。比例ゲート駆動およびCCMサイクル制限プリターンオフにより、連続導通モード(CCM)での安定動作もさらに向上しています。

UCC24612には、効率性を高めるさまざまな機能が搭載されています。伝搬遅延が短い高速コンパレータによりスイッチング損失が低減され、9.5Vのゲート駆動クランプによりMOSFETの駆動損失が低減されます。周波数に依存するスタンバイ・モードでは、スタンバイ消費電力をさらに削減できます。このような機能を備えたUCC24612を採用することで、DoE (米国エネルギー省)のレベルVIやCoC (欧州委員会の行動規範)のティア2といった厳しい効率基準を満たす優れたシステムを構築できます。

UCC24612はSOT23-5パッケージで供給されます。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
UCC24612 SOT23 (5) 3.00mm×3.00mm
  1. 提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

Device Images

ハイサイドSRによるフライバック

UCC24612 alt_sluscm5.gif

ローサイドSRによるフライバック

UCC24612 alt2_sluscm5.gif

4 改訂履歴

日付 改訂内容 注
2018年2月 A 初版

5 Pin Configuration and Functions

5-Pin SOT-23
UCC24612 Pinout.gif

Pin Functions

PIN I/O DESCRIPTION
NAME NO.
REG 3 O
REG is the device bias pin. An internal linear regulator from VDD to REG generates a well regulated 9.5-V voltage. It is recommend to put a 2.2-µF bypass capacitor from REG pin to VS pin.
VD 5 I
MOSFET drain voltage sensing input. Connect this pin to SR MOSFET drain pin. The layout should avoid sharing the VD pin trace with the power path to minimize the impact of parasitic inductance.
VDD 4 I
Internal linear regulator input. Connect this pin to the output voltage when in low-side SR configuration. Use R-C-D circuit or other circuits to generate bias voltage from SR MOSFET drain when using high-side SR configuration, referring to Power Supply Recommendations for details.
VG 1 O
VG (controlled MOSFET gate drive), connect VG to the gate of the controlled MOSFET through a small series resistor using short PC board tracks to achieve optimal switching performance. The VG output can achieve >1-A peak source current when High and >4-A peak sink current when Low when connected to a large N-channel power MOSFET. Due to the weak internal pull up after initial fast turn on, avoid putting a resistor less than 50 kΩ between VG to VS .
VS 2 -
VS is the internal ground reference of the UCC24612. It is also used to sense the voltage drop across the SR MOSFET. The layout should avoid sharing the VS pin trace with the power path to minimize the impact of parasitic inductance.

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale