JAJSER7D
November 2018 – January 2019
LMG1210
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
代表的なアプリケーションの概略図
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
7.8
Timing Diagrams
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Bootstrap Diode Operation
8.3.2
LDO Operation
8.3.3
Dead Time Selection
8.3.4
Overtemperature Protection
8.3.5
High-Performance Level Shifter
8.3.6
Negative HS Voltage Handling
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.2.1
Bypass Capacitor
9.2.2.2
Bootstrap Diode Selection
9.2.2.3
Handling Ground Bounce
9.2.2.4
Independent Input Mode
9.2.2.5
Computing Power Dissipation
9.2.3
Application Curves
9.3
Do's and Don'ts
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
ドキュメントの更新通知を受け取る方法
12.3
コミュニティ・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
12.1.1
関連資料
関連資料については、以下を参照してください。
『LMG1210ハーフ・ブリッジGaNドライバのデッド・タイム最適化』
(SNVA815)
『高周波数動作時の LMG1205 高性能 GaN FET ドライバに関する設計上の考慮事項』
(SNVA723)
『LMG1210 TINA-TIリファレンス・デザイン』
(SNOM617)
『LMG1210 TINA-TI過渡Spiceモデル』
(SNOM616)
『LMG1210 PSpice過渡モデル』
(SNOM615)