JAJSEW4D May 2017 – September 2024 AWR1642
PRODUCTION DATA
表 9-1 に、機能安全準拠デバイスで使用可能な主な監視と診断のメカニズムのリストを示します。
| NO | 機能 | 説明 |
|---|---|---|
| 1 | MSS R4F コアおよび関連 VIM 用ブート時 LBIST | AWR1642 のアーキテクチャは、ハードウェア ロジック BIST (LBIST) エンジン セルフテスト コントローラ (STC) をサポートしています。MSS R4F CPU コアとベクタ割り込みモジュール (VIM) において、このロジックを使って、トランジスタ レベルで非常に高い診断範囲 (>90%) を実現しています。 CPU および VIM 用の LBIST は、機能安全アプリケーションを開始する前に、アプリケーション コードによってトリガする必要があります。CPU は、フォルトが検出されると、ループ内にとどまり、それ以上処理を進めることはありません。 |
| 2 | MSS R4F TCM メモリ用ブート時 PBIST | MSS R4F には、TCMA、TCMB0、TCMB1 の 3 つの密結合メモリ (TCM) が搭載されています。AWR1642 のアーキテクチャは、ハードウェア プログラマブル メモリ BIST (PBIST) エンジンをサポートしています。実装されている MSS R4F TCM において、このロジックを使って、トランジスタ レベルで非常に高い診断範囲 (March-13n) を実現しています。 TCM メモリの PBIST は、フラッシュまたはペリフェラル インターフェイスからアプリケーションのダウンロードを開始する前のブート時にブートローダによってトリガされます。CPU は、フォルトが検出されると、ループ内にとどまり、それ以上処理を進めることはありません。 |
| 3 | MSS R4F TCM メモリ用エンド ツー エンド ECC | TCM の診断は、シングル エラー訂正ダブル エラー検出 (SECDED) ECC 診断によってサポートされています。64 ビットのデータ バスで計算された ECC データを保存するために 8 ビットのコード ワードが使用されます。ECC の評価は、CPU 内部の ECC 制御ロジックによって行われます。この方式により、CPU と TCM 間の通信においてエンド ツー エンドの診断が可能になります。CPU は、シングル ビットおよびダブル ビットのエラー状態に対して、あらかじめ決められた応答 (無視または中止) を行うように構成できます。 |
| 4 | MSS R4F TCM ビット多重化 | 論理 TCM ワードとそれに関連する ECC コードは分割され、2 つの物理的な SRAM バンクに保存されます。この方式では、物理的な SRAM バンクのアドレス デコード障害に対する固有の診断メカニズムが提供されます。バンク アドレッシング フォルトは、CPU によって ECC フォルトとして検出されます。 さらに、論理 (CPU) ワードを生成するためにアクセスされるビットが物理的に隣接しないように、ビット多重化方式が実装されています。この方式は、物理的なマルチビット フォルトに起因して論理的なマルチビット フォルトが発生する可能性を低減し、その代わりに、複数のシングルビット フォルトとして現れるようにします。SECDED TCM ECC は論理ワード内のシングルビット フォルトを修正できるので、この方式により TCM ECC 診断の有用性が向上します。 これらの機能はどちらもハードウェア機能であり、アプリケーション ソフトウェアで有効または無効にすることはできません。 |
| 5 | クロック モニタ | AWR1642 のアーキテクチャは、3 つのデジタル クロック コンパレータ (DCC) と 1 つの内蔵 RCOSC をサポートしています。これらのモジュールでは、クロック検出とクロック監視という 2 つの機能が使用できます。 DCCint は、ブート時にリファレンス クロックの可用性 / 範囲をチェックするために使用されます。そうでない場合は、デバイスはリンプ モードに移行します (デバイスはブートを続けますが、RCOSC クロック ソースは 10MHz です。この状態ではデバッグ機能が提供されます)。DCCint はブート時にブートローダによってのみ使用されます。APLL がイネーブルになり、ロックされると、このブロックはディセーブルになります。 DCC1 は APLL ロック検出監視専用であり、デバイスのリファレンス入力クロックと分周された APLL 出力を比較します。最初に (APLL の構成前)、ブートローダは DCC1 を使用して、内蔵 RCOSC クロック ソースに対するリファレンス入力クロックの正確な周波数を識別します。DCC1 に障害が検出されると、デバイスはリンプ モードに移行します。 DCC2 モジュールは、ユーザー ソフトウェアで利用できるものです。詳細仕様に記載されているクロック オプションのリストから、任意の 2 つのクロックを比較できます。使用例の 1 つは、CPU クロックをリファレンスまたは内部 RCOSC クロック ソースと比較することです。フォルトが検出されると、エラー信号モジュール (ESM) により MSS R4F CPU に通知されます。 |
| 7 | MSS R4F 用 RTI/WD | AWR1642 のアーキテクチャは、リアルタイム割り込み (RTI) モジュールに実装された内部ウォッチドッグの使用をサポートしています。内部ウォッチドッグには、デジタル ウォッチドッグ (DWD) とデジタル ウィンドウ付きウォッチドッグ (DWWD) という 2 つの動作モードがあります。これらの動作モードは相互に排他的です。設計者はいずれかのモードを選択できますが、同時に両方のモードを使用することはできません。 ウォッチドッグは、障害を検出すると、内部 (ウォーム) システム リセットまたは CPU マスク不可割り込みのいずれかを発行できます。 ウォッチドッグは、ブート時にブートローダによって DWD モードでイネーブルになり、ブートプロセスを追跡します。アプリケーション コードが制御を開始した後、特定の顧客要件に基づいて、ウォッチドッグのモードおよびタイミングを再構成できます。 |
| 8 | MSS R4F 用 MPU | Cortex-R4F CPU には MPU が搭載されています。MPU ロジックを使用すると、デバイス メモリ内のソフトウェア タスクを空間的に分離できます。Cortex-R4F MPU は 12 の領域をサポートしています。オペレーティング システムが MPU を制御し、各タスクのニーズに基づいて MPU 設定を変更するよう想定されています。設定されたメモリ保護ポリシーに違反すると、CPU が停止します。 |
| 9 | ペリフェラル インターフェイス SRAM 用 PBIST - SPI、CAN | AWR1642 のアーキテクチャは、ペリフェラル SRAM 用ハードウェア プログラマブル メモリ BIST (PBIST) エンジンもサポートしています。 ペリフェラル SRAM メモリ用 PBIST は、アプリケーションによってトリガできます。ユーザーは、PBIST 診断に割り当てられる実行時間に基づいて、1 つの SRAM に対して PBIST を実行するか、複数の SRAM に対して実行するかを選択できます。PBIST テストはメモリ内容を破壊する可能性があるため、通常はブート時にのみ実行されます。ただし、ペリフェラル通信が妨げられる可能性がある場合は、いつでもテストを開始できます。 PBIST によってフォルトが検出された場合、PBIST ステータス レジスタにエラーが示されます。 |
| 10 | ペリフェラル インターフェイス SRAM 用 ECC – SPI、CAN | ペリフェラル インターフェイス SRAM の診断は、シングル エラー訂正ダブル エラー検出 (SECDED) ECC 診断によってサポートされています。シングル ビットまたはダブル ビット エラーが検出されると、ESM (エラー信号モジュール) 経由で MSS R4F に通知されます。この機能はリセット後はディセーブルになっています。ソフトウェアは、ペリフェラル および ESM モジュールでこの機能を設定して、イネーブルにする必要があります。ECC 障害 (シングル ビット訂正済みエラーとダブルビット訂正不可能エラーの両方) は、ESM モジュール経由の割り込みとして MSS R4F に通知されます。 |
| 11 | メイン SS ペリフェラルの構成レジスタ保護 | すべてのメイン SS ペリフェラル (SPI、CAN、I2C、DMA、RTI/WD、DCC、IOMUX など) は、ペリフェラル セントラル リソース (PCR) 経由で相互接続されています。これにより、ペリフェラルへのアクセスを制限できる 2 つの診断メカニズムが提供されます。ペリフェラルは、PCR 内のペリフェラル チップ セレクトによってクロックをゲートできます。これを利用すれば、未使用の機能を無効にして干渉を回避できます。また、トランザクションの特権レベルに基づいてアクセスを制限するように、各ペリフェラルのチップ セレクトをプログラムできます。この機能を使用すると、すべてのペリフェラルへのアクセスを、特権付きオペレーティング システム コードのみに制限できます。 これらの診断メカニズムは、リセット後はディセーブルになっています。ソフトウェアは、これらのメカニズムを設定して、イネーブルにする必要があります。また、保護違反が発生すれば、「エラー」を生成して、MSS R4F を停止させたり、あるいは、DMA などの他のペリフェラルに対するエラー応答を発生させたりします。 |
| 12 | 巡回冗長検査 ‐ メイン SS | AWR1642 のアーキテクチャは、メイン SS でハードウェア CRC エンジンをサポートし、以下の多項式を実装しています。
|
| 13 | DMA 用 MPU | AWR1642 のアーキテクチャは、メイン SS DMA の MPU をサポートしています。MPU によって障害が検出されると、ESM 経由の割り込みとして MSS R4F CPU コアに通知されます。 また、DSPSS の高性能 EDMA では、読み取りポートと書き込みポートの両方に MPU が搭載されています。EDMA MPU は 8 つの領域をサポートしています。MPU によって障害が検出されると、ローカル ESM 経由の割り込みとして DSP コアに通知されます。 |
| 14 | BIST R4F コアおよび関連 VIM 用ブート時 LBIST | AWR1642 のアーキテクチャは、BIST R4F コアおよび関連する VIM モジュールでもハードウェア ロジック BIST (LBIST) をサポートしています。このロジックは、BIST R4F CPU コアおよび VIM において、非常に高い診断範囲 (>90%) を実現しています。 これは、MSS R4F ブートローダによってブート時にトリガされ、フォルトが検出された場合、それ以上処理を進めることはありません。 |
| 15 | BIST R4F TCM メモリ用ブート時 PBIST | AWR1642 アーキテクチャは、BIST R4F TCM 用ハードウェア プログラマブル メモリ BIST (PBIST) エンジンをサポートしており、BIST R4F TCM で非常に高い診断範囲 (March-13n) を実現しています。 PBIST は、MSS R4F ブートローダによってブート時にトリガされ、フォルトが検出された場合、それ以上処理を進めることはありません。 |
| 16 | BIST R4F TCM メモリ用エンド ツー エンド ECC | BIST R4F TCM の診断は、シングル エラー訂正ダブル エラー検出 (SECDED) ECC 診断によってサポートされています。シングル ビット エラーは BIST R4F CPU に対して、ダブル ビット エラーは MSS R4F に対して、割り込みとして通知されるので、アプリケーションコードはこれを認識し、適切なアクションを実行します。 |
| 17 | BIST R4F TCM ビット多重化 | 論理 TCM ワードとそれに関連する ECC コードは分割され、2 つの物理的な SRAM バンクに保存されます。この方式では、物理的な SRAM バンクにおけるアドレス デコード障害の固有の診断メカニズムが提供され、物理的なマルチビット フォルトに起因して論理的なマルチビット フォルトが発生する可能性を低減します。 |
| 18 | BIST R4F 用 RTI/WD | AWR1642 のアーキテクチャは、BIST R4F 用の内部ウォッチドッグをサポートしています。MSS R4F への割り込みを通じてタイムアウト状態を通知します。その先はアプリケーション コードに任せて、BIST SS の SW リセット、または AWR1642 デバイスの障害状態を解消するためのウォーム リセットのいずれかを実施できます。 |
| 19 | L1P、L1D、L2、L3 メモリのブート時 PBIST | AWR1642 のアーキテクチャは、DSPSS の L1P、L1D、L2、L3 メモリ BIST (PBIST) エンジンをサポートしており、非常に高い診断範囲 (March-13n) を実現しています。 PBIST は、MSS R4F ブートローダによってブート時にトリガされ、フォルトが検出された場合、それ以上処理を進めることはありません。 |
| 20 | L1P のパリティ | AWR1642 のアーキテクチャは、DSP の L1P メモリでパリティ診断をサポートしています。パリティ エラーは、割り込みとして CPU に通知されます。 注：L1D メモリは、パリティまたは ECC の対象ではないので、アプリケーション レベルの診断で対応する必要があります。 |
| 21 | DSP の L2 メモリの ECC | AWR1642 のアーキテクチャは、DSP の L2 メモリにおいて、パリティとシングル エラー訂正ダブル エラー検出 (SECDED) ECC 診断の両方をサポートします。L2 メモリは、DSP のプログラム セクションとデータ セクションを保存するために使用される統合型 256KB のメモリです。256 ビットのデータ バス (論理命令フェッチ サイズ) に対して計算された ECC データを保存するために、12 ビットのコード ワードを使用します。L2 アクセスの ECC ロジックは DSP 内に配置されており、DSP 内部の ECC 制御ロジックを使用して評価を行います。この方式により、DSP と L2 の間の送信について、エンド ツー エンドの診断が可能になります。バイト整列パリティ メカニズムは、データ セクションを処理するために L2 でも利用できます。 |
| 22 | レーダー データ キューブ (L3) メモリの ECC | L3 メモリは、AWR1642 のレーダー データ セクションとして使用されます。AWR1642 のアーキテクチャは、L3 メモリにおいて、シングル エラー訂正ダブル エラー検出 (SECDED) ECC 診断をサポートしています。64 ビットのデータバスで計算された ECC データを保存するために、8 ビットのコードワードを使用します。 ECC ロジックで障害が検出されると、ESM 経由の割り込みとして MSS R4F CPU コアに通知されます。 |
| 23 | DSP コア用 RTI/WD | AWR1642 のアーキテクチャは、リアルタイム割り込み (RTI) モジュールに実装された BIST R4F の内部ウォッチドッグの使用をサポートしています。このウォッチドッグは、メイン SS で使用されるのと同じモジュールの複製です。このモジュールは、MSS/BIST R4F 用 RTI /WD と同じ機能をサポートしています。 このウォッチドッグは、ユーザーのアプリケーション コードによって有効化され、MSS R4F への割り込みを通じてタイムアウト状態を通知します。その先は MSS R4F のアプリケーション コードに任せて、DSP SS の SW リセット、または AWR1642 デバイスの障害状態を解消するためのウォーム リセットのいずれかを実施できます。 |
| 24 | DSP サブシステムの CRC | AWR1642 のアーキテクチャは、DSPSS で専用ハードウェア CRC をサポートし、以下の多項式を実装しています。
|
| 25 | DSP 用の MPU | AWR1642 のアーキテクチャは、DSP メモリ アクセス (L1D、L1P、L2) 用の MPU をサポートします。L2 メモリは 64 の領域、L1P および L1D はそれぞれ 16 の領域をサポートしています。MPU によって障害が検出されると、処理中断として DSP コアに通知されます。 |
| 26 | 温度センサ | AWR1642 のアーキテクチャは、デバイス全体にわたってさまざまな温度センサ (PA や DSP などの電力消費の多いモジュールの付近に配置) をサポートします。これらは、フレームとフレームの間の期間中に監視されます。(1) |
| 27 | TX 電力モニタ | AWR1642 のアーキテクチャは、Tx 出力での電力検出器をサポートしています。(2) |
| 28 | エラー信号 エラー出力 |
診断で故障が検出された場合は、エラーを通知する必要があります。AWR1642 のアーキテクチャは、エラー信号モジュール (ESM) と呼ばれるペリフェラル ロジックを使用して、内部の監視 / 診断メカニズムからのフォルト通知をまとめて処理します。ESM は、重大度によってフォルトを分類するメカニズムを備えており、プログラム可能なエラー応答が実現できます。 ESM モジュールは、ユーザーのアプリケーション コードの設定により、特定のエラー信号の有効または無効を選択して、MSS R4F CPU への割り込み (低 / 高優先度) を生成することができます。 AWR1642 は、nERROR 出力信号 (IO) をサポートしています。この信号を外部で監視することにより、R4F では処理できなかった重大度の高い異常を識別できます。 |
| 29 | シンセサイザ (チャープ) 周波数のモニタ | シンセサイザの周波数ランプにおいて、(分周) クロック サイクルをカウントし、理想的な周波数ランプと比較して監視します。特定のしきい値を超える過剰な周波数エラーが検出された場合、報告されます。 |
| 30 | TX ポート用ボール破損検出 (TX ボール破損のモニタ) | AWR1642 のアーキテクチャは、TX 出力のインピーダンス測定に基づくボール破損検出メカニズムをサポートしており、ボール破損を示している可能性のある大きな偏差を検出して報告します。 監視は、BIST R4F で実行されるテキサス・インスツルメンツのコードによって行われ、障害はメールボックスを介して MSS R4F に通知されます。 BIST R4F からのメッセージに基づいて、適切なアクションを決定することは、ユーザーの SW に完全に任されています。 |
| 31 | RX ループバック テスト | TX から RX へのループバックを内蔵しており、ゲイン、RX 間バランスなど、RX パスの障害を検出できます。 |
| 32 | IF ループバック テスト | 内蔵の IF (方形波) テスト トーン入力により、IF フィルタの周波数応答を監視して障害を検出します。 |
| 33 | RX 飽和検出 | 過大な受信信号レベルや干渉による ADC 飽和を検出する機能。 |
| 34 | DSP コア用のブート時 LBIST | AWR1642 デバイスは、DSP コア用のブート時 LBIST をサポートしています。LBIST は、ブート時に MSS R4F アプリケーション コードでトリガできます。 |