LMK00804B-Q1 1.5V～3.3V、1 入力 4 出力、高性能 LVCMOS ファンアウト・バッファ / レベル・シフタ

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

下記内容で AEC-Q100 認定済み
- デバイス温度グレード 1: -40°C～+125°C、T_A
1.5V～3.3V レベルをサポートする 4 つの LVCMOS/LVTTL 出力
- 付加ジッタ：40MHz で RMS 0.1ps (標準値)
- ノイズ・フロア：40MHz で -168dBc/Hz (標準値)
- 出力周波数：350MHz (最大値)
- 出力スキュー：35ps (最大値)
- 部品間スキュー：550ps (最大値)
2 つの入力を選択可能
- CLK_P、CLK_N ペアは LVPECL、LVDS、HCSL、SSTL、LVHSTL、LVCMOS/LVTTL に対応
- LVCMOS_CLK は LVCMOS/LVTTL に対応
同期クロック・イネーブル
コア / 出力電源
- 3.3V/3.3V
- 3.3V/2.5V
- 3.3V/1.8V
- 3.3V/1.5V
パッケージ：16 ピン VQFN

2 アプリケーション

先進運転支援システム(ADAS)
- 前方長距離レーダー
- 中距離/短距離レーダー
- 超短距離レーダー

3 概要

LMK00804B-Q1 は、差動またはシングルエンド入力に対応できる 2 つの選択可能な入力の 1 つから、最大 4 つの LVCMOS/LVTTL 出力 (3.3V、2.5V、1.8V、1.5V レベル) を分配できる高性能クロック・ファンアウト・バッファおよびレベル・シフタです。クロック・イネーブル入力は内部的に同期されており、クロック・イネーブル端子がアサートまたはアサート解除される際に、出力のラントやグリッチ・パルスが除去されます。クロックがディセーブルの場合、出力は論理 LOW 状態に保持されます。LMK00804B-Q1 はジッタの小さいクロックを 4 つのトランシーバ間に分配でき、カスケード接続されたミリ波レーダー・システムで、総合的なターゲット検出および分解能を向上できます。

製品情報⁽¹⁾

型番	パッケージ	本体サイズ（公称）
LMK00804B-Q1	VQFN (16)	3.00mm×3.00mm

提供されているすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

Device Images

概略回路図

4 改訂履歴

Changes from A Revision (June 2019) to B Revision

部品間スキューの最大値を 700ps から 550ps に変更Go
アプリケーションの「前面長距離レーダー」を「前方長距離レーダー」に変更Go
「概略回路図」を変更Go
Changed pin 2 in the RGT package from: OE to: NC Go
Changed the pin descriptionsGo
Changed Changed CDM ESD ratings from: +/-250 V to: +/-750 VGo
Added the Typical Characteristics section back to the data sheetGo
Changed Differential Input Level timing diagram Go
Changed the Overview section Go
Changed Functional Block DiagramGo
Added the Typical Connection DiagramGo
Changed the Power Considerations section to Power Dissipation CalculationsGo
Moved the Thermal Management section to Do's and Don'tsGo
Changed the recommendations for unused output pins Go
Changed the Input Slew Rate Considerations sectionGo
Added content to the Ground Planes sectionGo
Changed the Layout Example sectionGo

Changes from * Revision (March 2019) to A Revision

データシートのステータスを「事前情報」から「量産データ」に変更 Go

5 Pin Configuration and Functions

RGT Package

16-Pin VQFN

Top View

Pin Functions⁽²⁾

PIN		TYPE⁽¹⁾	DESCRIPTION
NAME	NO.	TYPE⁽¹⁾	DESCRIPTION
CLK_EN	4	I, PU	Synchronous clock enable input. CLK_EN must be held low until a valid reference clock is provided. Typically connected to VDD with an external 1-kΩ pullup. When unused, leave floating. 0 = Outputs are forced to logic low state 1 = Outputs are enabled with LVCMOS/LVTTL levels
CLK_N	6	I, PD, PU	Inverting differential clock input with internal 51-kΩ (typ) pullup resistor to VDD and internal 51-kΩ (typ) pulldown resistor to GND. Typically connected to the inverting clock input. When unused, leave floating. Internally biased to V_DD/2 when left floating.
CLK_P	5	I, PD	Noninverting differential clock input with internal 51-kΩ (typ) pulldown resistor to GND. Typically connected to the noninverting clock input. A single-ended clock input can also be connected to CLK_P. When unused, leave floating.
CLK_SEL	7	I, PU	Clock select input. Typically connected to VDD with an external 1-kΩ pullup. When unused, leave floating. 0 = Select LVCMOS_CLK (pin 8) 1 = Select CLK_P, CLK_N (pins 5, 6)
GND	1, 9, 13	G	Power supply ground.
LVCMOS_CLK	8	I, PD	Single-ended clock input with internal 51-kΩ (typ) pulldown resistor to GND. Typically connected to a single-ended clock input. When unused, leave floating. Accepts LVCMOS/LVTTL levels.
NC	2	NC	No connect pin. Typically left floating. Do not connect to GND.
Q0	16	O	Single-ended clock outputs with LVCMOS/LVTTL levels at 7-Ω output impedance. Typically connected to a receiver with a 43-Ω series termination. When unused, leave floating.
Q1	14
Q2	12
Q3	10
VDD	3	P	Power supply terminal. Typically connected to a 3.3-V supply. The VDD pin is typically connected GND with an external 0.1-uF capacitor.
VDDO	11, 15	P	Output supply terminals. Typically connected to a 3.3-V, 2.5-V, 1.8-V, or 1.5-V supply. The VDDO pins are typically connected GND with external 0.1-uF capacitors.

(1) G = Ground, I = Input, O = Output, P = Power, PU = 51-kΩ pullup, PD = 51-kΩ pulldown. NC = No connect

(2) See Recommendations for Unused Input and Output Pins, if applicable.