JAJSHY4B September   2019  – September 2024 IWR1843

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
      1. 6.2.1 信号の説明 - デジタル
      2. 6.2.2 信号の説明 - アナログ
    3. 6.3 ピン属性
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  電源仕様
    6. 7.6  消費電力の概略
    7. 7.7  RF 仕様
    8. 7.8  CPU の仕様
    9. 7.9  FCBGA パッケージの熱抵抗特性 [ABL0161]
    10. 7.10 タイミングおよびスイッチング特性
      1. 7.10.1  電源シーケンスおよびリセット タイミング
      2. 7.10.2  入力クロックおよび発振器
        1. 7.10.2.1 クロック仕様
      3. 7.10.3  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.10.3.1 ペリフェラルの概要
        2. 7.10.3.2 MibSPI 送信および受信 RAM の構成
          1. 7.10.3.2.1 SPI のタイミング条件
          2. 7.10.3.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-236 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-237 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-238
          3. 7.10.3.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-244 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-245 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-246
        3. 7.10.3.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.10.3.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、SPISOMI = 出力) #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-70 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-71 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-73
        4. 7.10.3.4 代表的なインターフェイス プロトコルの図 (ペリフェラル モード)
      4. 7.10.4  LVDS インターフェイスの構成
        1. 7.10.4.1 LVDS インターフェイスのタイミング
      5. 7.10.5  汎用入出力 (General-Purpose Input/Output)
        1. 7.10.5.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      6. 7.10.6  コントローラ エリア ネットワーク インターフェイス (DCAN)
        1. 7.10.6.1 DCANx TX ピンおよび RX ピンの動的特性
      7. 7.10.7  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.10.7.1 CANx TX および RX ピンの動的特性
      8. 7.10.8  シリアル通信インターフェイス (SCI)
        1. 7.10.8.1 SCI のタイミング要件
      9. 7.10.9  I2C (Inter-Integrated Circuit Interface)
        1. 7.10.9.1 I2C のタイミング要件 #GUID-36963FBF-DA1A-4FF8-B71D-4A185830E708/T4362547-185
      10. 7.10.10 クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.10.10.1 QSPI のタイミング条件
        2. 7.10.10.2 QSPI 入力 (読み取り) タイミングのタイミング要件 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-210 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-209
        3. 7.10.10.3 QSPI スイッチング特性
      11. 7.10.11 ETM トレース インターフェイス
        1. 7.10.11.1 ETMTRACE のタイミング条件
        2. 7.10.11.2 ETM TRACE のスイッチング特性
      12. 7.10.12 データ変更モジュール (DMM)
        1. 7.10.12.1 DMM のタイミング要件
      13. 7.10.13 JTAG インターフェイス
        1. 7.10.13.1 JTAG のタイミング条件
        2. 7.10.13.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.10.13.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
      2. 8.3.2 プロセッサ サブシステム
      3. 8.3.3 ホスト インターフェイス
      4. 8.3.4 メイン サブシステム Cortex-R4F メモリ マップ
      5. 8.3.5 DSP サブシステムのメモリ マップ
      6. 8.3.6 ハードウェア アクセラレータ
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け ADC チャネル (サービス)
        1. 8.4.1.1 GP-ADC パラメータ
  10. 9 監視と診断
    1. 9.1 監視と診断のメカニズム
      1. 9.1.1 エラー通知モジュール
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 パッケージ情報
    2. 13.2 のトレイ情報

12 改訂履歴

Changes from January 15, 2022 to September 11, 2024 (from Revision A (January 2022) to Revision B (September 2024))

  • (RF 仕様)：ノイズ指数、帯域内 P1dB とレシーバ ゲインとの関係を更新Go

Changes from September 18, 2019 to January 15, 2022 (from Revision * (September 2019) to Revision A (January 2022))

  • グローバル：ミリ波デバイスの機能安全準拠ステータスを反映してデータシートを更新、関連する認証資料と詳細を追加Go
  • グローバル：「A2D」を「ADC」に置き換え、マスタ サブシステムおよびマスタ R4F をメイン サブシステムおよびメイン R4F に変更、マスタ / スレーブの用語をより包括的な言葉遣いに移行Go
  • (特長)：ミリ波センサ固有の動作温度範囲について説明Go
  • (製品情報)： IWR1843 デバイスの機能安全準拠 OPN を更新Go
  • 機能ブロック図を包括的な用語に更新 / 変更Go
  • (デバイスの比較)：デバイスの機能安全準拠ステータスおよび LVDS インターフェイスを反映するように表の注を追加。IWR6843 および IWR6843AOP デバイスの製品ステータスを「AI」から「PD」に更新Go
  • (信号の説明)：電源ランプ中の GPIO 状態に関する注を追加Go
  • (信号の説明 - デジタル)：信号名の行として ADC_VALID、CHIRP_END、CHIRP_START、FRAME_START を追加Go
  • (信号の説明 - デジタル)：信号名の行で EPWMxSYNC に欠けていた説明を追加Go
  • (信号の説明 - デジタル)：EPWM1SYNCI の行のボール番号から「D14」を削除Go
  • (信号の説明)：CLKP および CLKM の説明を更新 / 変更Go
  • (ピン属性 (ABL0161 パッケージ)：該当する各ボール番号に、ADC_VALID、CHIRP_END、CHIRP_START、FRAME_START の信号名、モード、タイプを追加。Go
  • (絶対最大定格)：RF入力 (TX および RX) に外部から供給される電源のエントリを追加し、TX に適用される信号レベルに表注を追加。Go
  • (電源端子の最大電流定格)：標準的な電源電圧レベル条件を反映するように、表の注セクションを更新。Go
  • (電源端子の平均消費電力)：標準の平均電力値を更新 / 変更Go
  • (RF 仕様)：導入段落と「ノイズ指数、帯域内 P1dB とレシーバ ゲインとの関係」の画像を追加。Go
  • (クロックの仕様)：デバイスの適切な動作温度範囲を反映するように表 7-5 を更新 / 変更。Go
  • (表外部クロック モードの仕様)：周波数の許容誤差の仕様を ±50 から ±100ppm に変更Go
  • 「DSP C674x メモリ マップ」の L3 共有メモリに脚注を追加Go
  • (監視と診断のメカニズム)：機能安全準拠 IWR1843 デバイスの「監視と診断のメカニズム」を更新 / 変更Go
  • (リファレンス回路図)：デバイス EVM のドキュメントの付属資料へのウェブリンクを追加Go
  • (デバイスの命名規則)：「デバイスの命名規則」を更新 / 変更Go