JAJSHY4B September   2019  – September 2024 IWR1843

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
      1. 6.2.1 信号の説明 - デジタル
      2. 6.2.2 信号の説明 - アナログ
    3. 6.3 ピン属性
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  電源仕様
    6. 7.6  消費電力の概略
    7. 7.7  RF 仕様
    8. 7.8  CPU の仕様
    9. 7.9  FCBGA パッケージの熱抵抗特性 [ABL0161]
    10. 7.10 タイミングおよびスイッチング特性
      1. 7.10.1  電源シーケンスおよびリセット タイミング
      2. 7.10.2  入力クロックおよび発振器
        1. 7.10.2.1 クロック仕様
      3. 7.10.3  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.10.3.1 ペリフェラルの概要
        2. 7.10.3.2 MibSPI 送信および受信 RAM の構成
          1. 7.10.3.2.1 SPI のタイミング条件
          2. 7.10.3.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-236 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-237 #GUID-C70CFB1F-161A-495B-85B8-62E1C643D037/T4362547-238
          3. 7.10.3.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-244 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-245 #GUID-F724BCC6-8F26-42C4-8723-451EDE9A36D3/T4362547-246
        3. 7.10.3.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.10.3.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、SPISOMI = 出力) #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-70 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-71 #GUID-1B5DE4C6-14B2-48EF-965D-3B03E1AE325B/T4362547-73
        4. 7.10.3.4 代表的なインターフェイス プロトコルの図 (ペリフェラル モード)
      4. 7.10.4  LVDS インターフェイスの構成
        1. 7.10.4.1 LVDS インターフェイスのタイミング
      5. 7.10.5  汎用入出力 (General-Purpose Input/Output)
        1. 7.10.5.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      6. 7.10.6  コントローラ エリア ネットワーク インターフェイス (DCAN)
        1. 7.10.6.1 DCANx TX ピンおよび RX ピンの動的特性
      7. 7.10.7  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.10.7.1 CANx TX および RX ピンの動的特性
      8. 7.10.8  シリアル通信インターフェイス (SCI)
        1. 7.10.8.1 SCI のタイミング要件
      9. 7.10.9  I2C (Inter-Integrated Circuit Interface)
        1. 7.10.9.1 I2C のタイミング要件 #GUID-36963FBF-DA1A-4FF8-B71D-4A185830E708/T4362547-185
      10. 7.10.10 クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.10.10.1 QSPI のタイミング条件
        2. 7.10.10.2 QSPI 入力 (読み取り) タイミングのタイミング要件 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-210 #GUID-6DC69BBB-F187-4499-AC42-8C006552DEE1/T4362547-209
        3. 7.10.10.3 QSPI スイッチング特性
      11. 7.10.11 ETM トレース インターフェイス
        1. 7.10.11.1 ETMTRACE のタイミング条件
        2. 7.10.11.2 ETM TRACE のスイッチング特性
      12. 7.10.12 データ変更モジュール (DMM)
        1. 7.10.12.1 DMM のタイミング要件
      13. 7.10.13 JTAG インターフェイス
        1. 7.10.13.1 JTAG のタイミング条件
        2. 7.10.13.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.10.13.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
      2. 8.3.2 プロセッサ サブシステム
      3. 8.3.3 ホスト インターフェイス
      4. 8.3.4 メイン サブシステム Cortex-R4F メモリ マップ
      5. 8.3.5 DSP サブシステムのメモリ マップ
      6. 8.3.6 ハードウェア アクセラレータ
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け ADC チャネル (サービス)
        1. 8.4.1.1 GP-ADC パラメータ
  10. 9 監視と診断
    1. 9.1 監視と診断のメカニズム
      1. 9.1.1 エラー通知モジュール
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 パッケージ情報
    2. 13.2 のトレイ情報

6.2.1 信号の説明 - デジタル

信号名ピンの種類説明ボール番号
ADC_VALIDOHigh のとき、有効な ADC サンプルであることを示すH13、J13、P13
BSS_UART_TXOデバッグ UART 送信 [レーダー ブロック]F14、H14、K13、N10、N13、N4、N5、R8
CAN_FD_RXICAN FD (MCAN) 受信信号D13、F14、N10、N4、P12
CAN_FD_TXOCAN FD (MCAN) 送信信号E14、H14、N5、P10、R14
CAN_RXICAN (DCAN) 受信信号E13
CAN_TXIOCAN (DCAN) 送信信号E15
CHIRP_ENDO各チャープの終了を示すパルス信号K13、N8、P9
CHIRP_STARTO各チャープの開始を示すパルス信号K13、N8、P9
DMM0Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインR4
DMM1Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP5
DMM2Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインR5
DMM3Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP6
DMM4Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインR7
DMM5Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP7
DMM6Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインR8
DMM7Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP8
DMM_CLKIデバッグ インターフェイス (ハードウェア イン ループ) - クロックN15
DMM_MUX_INIデバッグ インターフェイス (ハードウェア イン ループ) DMM1 と DMM2 の間でのマルチプレクサ選択 (2 インスタンス)G13、J13、P4
DMM_SYNCIデバッグ インターフェイス (ハードウェア イン ループ) - 同期N14
DSS_UART_TXOデバッグ UART 送信 [DSP]D13、E13、G14、P8、R12
EPWM1AOPWM モジュール 1 - 出力 AN5、N8
EPWM1BOPWM モジュール 1 - 出力 BH13、N5、P9
EPWM1SYNCIIPWM モジュール 1 - 同期入力J13
EPWM2AOPWM モジュール 2 - 出力 AH13、N4、N5、P9
EPWM2BOPWM モジュール 2 - 出力 BN4
EPWM2SYNCOOPWM モジュール 2 - 同期出力R7
EPWM3AOPWM モジュール 3 - 出力 AN4
EPWM3SYNCOOPWM モジュール 3 - 同期出力P6
FRAME_STARTO各フレームの開始を示すパルス信号K13、N8、P9
GPIO_0IO汎用 I/OH13
GPIO_1IO汎用 I/OJ13
GPIO_2IO汎用 I/OK13
GPIO_3IO汎用 I/OE13
GPIO_4IO汎用 I/OH14
GPIO_5IO汎用 I/OF14
GPIO_6IO汎用 I/OP11
GPIO_7IO汎用 I/OR12
GPIO_8IO汎用 I/OR13
GPIO_9IO汎用 I/ON12
GPIO_10IO汎用 I/OR14
GPIO_11IO汎用 I/OP12
GPIO_12IO汎用 I/OP13
GPIO_13IO汎用 I/OH13
GPIO_14IO汎用 I/ON5
GPIO_15IO汎用 I/ON4
GPIO_16IO汎用 I/OJ13
GPIO_17IO汎用 I/OP10
GPIO_18IO汎用 I/ON10
GPIO_19IO汎用 I/OD13
GPIO_20IO汎用 I/OE14
GPIO_21IO汎用 I/OF13
GPIO_22IO汎用 I/OG14
GPIO_23IO汎用 I/OR11
GPIO_24IO汎用 I/ON13
GPIO_25IO汎用 I/ON8
GPIO_26IO汎用 I/OK13
GPIO_27IO汎用 I/OP9
GPIO_28IO汎用 I/OP4
GPIO_29IO汎用 I/OG13
GPIO_30IO汎用 I/OE15
GPIO_31IO汎用 I/OR4
GPIO_32IO汎用 I/OP5
GPIO_33IO汎用 I/OR5
GPIO_34IO汎用 I/OP6
GPIO_35IO汎用 I/OR7
GPIO_36IO汎用 I/OP7
GPIO_37IO汎用 I/OR8
GPIO_38IO汎用 I/OP8
GPIO_47IO汎用 I/ON15
I2C_SCLIOI2C クロックG14、N4
I2C_SDAIOI2C データF13、N5
LVDS_TXP[0]O差動データ出力 - レーン 0J14
LVDS_TXM[0]OJ15
LVDS_TXP[1]O差動データ出力 - レーン 1K14
LVDS_TXM[1]OK15
LVDS_CLKPO差動クロック出力L14
LVDS_CLKMOL15
LVDS_FRCLKPO差動フレーム クロックM14
LVDS_FRCLKMOM15
MCU_CLKOUTO外部 MCU またはプロセッサに供給されるプログラマブル クロックN8
MSS_UARTA_RXIメイン サブシステム - UART A 受信F14、N4、R11
MSS_UARTA_TXOメイン サブシステム - UART A 送信H14、N13、N5、R4
MSS_UARTB_RXIOメイン サブシステム - UART B 受信N4、P4
MSS_UARTB_TXOメイン サブシステム - UART B 送信F14、H14、K13、N13、N5、P10、P7
NDMM_ENIデバッグ インターフェイス (ハードウェア イン ループ) イネーブル - アクティブ Low 信号N13、N5
NERROR_INIデバイスへのフェイルセーフ入力。他のデバイスからの NERROR 出力は、デバイス内のエラー信号モニタ モジュールに集約させることができ、ファームウェアによって適切なアクションを実行できます。N7
NERROR_OUTOオープン ドレインのフェイルセーフ出力信号。非常に重大なフォルトが発生していることを示すために、PMIC / プロセッサ / MCU に接続されています。復帰にはリセットが必要です。N6
PMIC_CLKOUTOPMIC のための IWR1843 デバイスからの出力クロックH13、K13、P9
QSPI[0]IOQSPI データ ライン #0 (シリアル データ フラッシュと使用)R13
QSPI[1]IOQSPI データ ライン #1 (シリアル データ フラッシュと使用)N12
QSPI[2]IQSPI データ ライン #2 (シリアル データ フラッシュと使用)R14
QSPI[3]IOQSPI データ ライン #3 (シリアル データ フラッシュと使用)P12
QSPI_CLKIOQSPI クロック (シリアル データ フラッシュと使用)R12
QSPI_CLK_EXTIQSPI クロック (シリアル データ フラッシュと使用)H14
QSPI_CS_NIOQSPI チップ セレクト (シリアル データ フラッシュと使用)P11
RS232_RXIデバッグ UART (バス メインとして動作) - 受信信号N4
RS232_TXOデバッグ UART (バス メインとして動作) - 送信信号N5
SOP[0]Iセンス オン パワー - ライン #0N13
SOP[1]Iセンス オン パワー - ライン #1G13
SOP[2]Iセンス オン パワー - ライン #2P9
SPIA_CLKIOSPI チャネル A - クロックE13
SPIA_CS_NIOSPI チャネル A - チップ セレクトE15
SPIA_MISOIOSPI チャネル A - メイン入力 / スレーブ出力E14
SPIA_MOSIIOSPI チャネル A - メイン出力 / スレーブ入力D13
SPIB_CLKIOSPI チャネル B - クロックF14、R12
SPIB_CS_NIOSPI チャネル B チップ セレクト (インスタンス ID 0)H14、P11
SPIB_CS_N_1IOSPI チャネル B チップ セレクト (インスタンス ID 1)G13、J13、P13
SPIB_CS_N_2IOSPI チャネル B チップ セレクト (インスタンス ID 2)G13、J13、N12
SPIB_MISOIOSPI チャネル B - メイン入力 / スレーブ出力G14、R13
SPIB_MOSIIOSPI チャネル B - メイン出力 / スレーブ入力F13、N12
SPI_HOST_INTROSPI 経由で通信中の外部ホストへの帯域外割り込みP13
SYNC_INI低周波数同期信号入力P4
SYNC_OUTO低周波数同期信号出力G13、J13、K13、P4
TCKIJTAG テスト クロックP10
TDIIJTAG テスト データ入力R11
TDOOJTAG テスト データ出力N13
TMSIJTAG テスト モード信号N10
TRACE_CLKOデバッグ トレース出力 - クロックN15
TRACE_CTLOデバッグ トレース出力 - 制御N14
TRACE_DATA_0Oデバッグ トレース出力 - データ ラインR4
TRACE_DATA_1Oデバッグ トレース出力 - データ ラインP5
TRACE_DATA_2Oデバッグ トレース出力 - データ ラインR5
TRACE_DATA_3Oデバッグ トレース出力 - データ ラインP6
TRACE_DATA_4Oデバッグ トレース出力 - データ ラインR7
TRACE_DATA_5Oデバッグ トレース出力 - データ ラインP7
TRACE_DATA_6Oデバッグ トレース出力 - データ ラインR8
TRACE_DATA_7Oデバッグ トレース出力 - データ ラインP8
WARM_RESETIOオープン ドレインのフェイルセーフ ウォーム リセット信号。診断用として PMIC から駆動するか、または、デバイスがリセット中であることを示すステータス信号として使用できます。N9