JAJSIB9A December   2019  – June 2020 HDC2022

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピンの機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 工場出荷時に取り付けられた IP67 保護カバー
      2. 7.3.2 スリープ・モードの消費電力
      3. 7.3.3 測定モード：ワンショットと連続変換の比較
      4. 7.3.4 ヒーター
      5. 7.3.5 割り込み
        1. 7.3.5.1 データ準備完了 (DRDY) 割り込み
        2. 7.3.5.2 スレッショルド割り込み
          1. 7.3.5.2.1 温度 HIGH (TH)
          2. 7.3.5.2.2 温度 LOW (TL)
          3. 7.3.5.2.3 湿度 HIGH (HH)
          4. 7.3.5.2.4 湿度 LOW (HL)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モードと測定モードとの比較
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル・バス・アドレスの構成
      2. 7.5.2 I2C インターフェイス
      3. 7.5.3 読み取り / 書き込み動作
    6. 7.6 レジスタ・マップ
      1. 7.6.1  温度下位バイト (アドレス：0x00)
      2. 7.6.2  温度上位バイト (アドレス：0x01)
      3. 7.6.3  湿度下位バイト (アドレス 0x02)
      4. 7.6.4  湿度上位バイト (アドレス 0x03)
      5. 7.6.5  ステータス (アドレス 0x04)
      6. 7.6.6  最高温度 (アドレス：0x05)
      7. 7.6.7  最高湿度 (アドレス：0x06)
      8. 7.6.8  割り込みイネーブル (アドレス：0x07)
      9. 7.6.9  温度オフセット調整 (アドレス：0x08)
      10. 7.6.10 湿度オフセット調整 (アドレス 0x09)
      11. 7.6.11 温度スレッショルド LOW (アドレス 0x0A)
      12. 7.6.12 温度スレッショルド HIGH (アドレス 0x0B)
      13. 7.6.13 湿度スレッショルド LOW (アドレス 0x0C)
      14. 7.6.14 湿度スレッショルド HIGH (アドレス 0x0D)
      15. 7.6.15 デバイス構成 (アドレス：0x0E)
      16. 7.6.16 測定構成 (アドレス：0x0F)
      17. 7.6.17 メーカー ID 下位バイト (アドレス：FC)
      18. 7.6.18 メーカー ID 上位バイト (アドレス：FD)
      19. 7.6.19 デバイス ID 下位バイト (アドレス：FE)
      20. 7.6.20 デバイス ID 上位バイト (アドレス：FF)
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 HDC2022 保管および PCB アセンブリのガイドライン
        1. 10.1.1.1 保管と取り扱い
        2. 10.1.1.2 ハンダ付けリフロー
        3. 10.1.1.3 リワーク
        4. 10.1.1.4 高温と湿度への曝露
        5. 10.1.1.5 ベーキング / 再水和手順
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 Support Resources
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

7.3.5 割り込み

注:

複数ビットがイネーブルになっている場合、DRDY/INT ピンは、一度に 1 つの割り込みビットのステータスしか反映できません。DRDY/INT ピンは、イネーブルになっている割り込みビットの論理和としては機能しません。

優先順位の一番高いビットは TH_ENABLE ビットで、その後 TL_ENABLE、HH_ENABLE、HL_ENABLE の各ビットの順で続きます。したがって、以下のようなプログラミング推奨事項が示されています。データ準備完了 (DRDY) 割り込みの優先順位は、他の 4 つの割り込み (TH_ENABLE、TL_ENABLE、HH_ENABLE、HL_ENABLE) の勝者と同じであることに注意してください。

  • HL_ENABLE をイネーブルにして、他のすべての ENABLE ビットをディセーブルにすると、DRDY/INT は HL_ENABLE に追従します。
  • HH_ENABLE をイネーブルにして、TH_ENABLE と TL_ENABLE をディセーブルにすると、DRDY/INT は HH_ENABLE に追従します。
  • TL_ENABLE をイネーブルにして、TH_ENABLE をディセーブルにすると、DRDY/INT は TL_ENABLE に追従します。
  • TH_ENABLE をイネーブルにすると、他の ENABLE ビット設定とは関係なく、DRDY/INT は TH_ENABLE に追従します。