JAJSIB9A December   2019  – June 2020 HDC2022

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成と機能
    1.     ピンの機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 工場出荷時に取り付けられた IP67 保護カバー
      2. 7.3.2 スリープ・モードの消費電力
      3. 7.3.3 測定モード：ワンショットと連続変換の比較
      4. 7.3.4 ヒーター
      5. 7.3.5 割り込み
        1. 7.3.5.1 データ準備完了 (DRDY) 割り込み
        2. 7.3.5.2 スレッショルド割り込み
          1. 7.3.5.2.1 温度 HIGH (TH)
          2. 7.3.5.2.2 温度 LOW (TL)
          3. 7.3.5.2.3 湿度 HIGH (HH)
          4. 7.3.5.2.4 湿度 LOW (HL)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モードと測定モードとの比較
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル・バス・アドレスの構成
      2. 7.5.2 I2C インターフェイス
      3. 7.5.3 読み取り / 書き込み動作
    6. 7.6 レジスタ・マップ
      1. 7.6.1  温度下位バイト (アドレス：0x00)
      2. 7.6.2  温度上位バイト (アドレス：0x01)
      3. 7.6.3  湿度下位バイト (アドレス 0x02)
      4. 7.6.4  湿度上位バイト (アドレス 0x03)
      5. 7.6.5  ステータス (アドレス 0x04)
      6. 7.6.6  最高温度 (アドレス：0x05)
      7. 7.6.7  最高湿度 (アドレス：0x06)
      8. 7.6.8  割り込みイネーブル (アドレス：0x07)
      9. 7.6.9  温度オフセット調整 (アドレス：0x08)
      10. 7.6.10 湿度オフセット調整 (アドレス 0x09)
      11. 7.6.11 温度スレッショルド LOW (アドレス 0x0A)
      12. 7.6.12 温度スレッショルド HIGH (アドレス 0x0B)
      13. 7.6.13 湿度スレッショルド LOW (アドレス 0x0C)
      14. 7.6.14 湿度スレッショルド HIGH (アドレス 0x0D)
      15. 7.6.15 デバイス構成 (アドレス：0x0E)
      16. 7.6.16 測定構成 (アドレス：0x0F)
      17. 7.6.17 メーカー ID 下位バイト (アドレス：FC)
      18. 7.6.18 メーカー ID 上位バイト (アドレス：FD)
      19. 7.6.19 デバイス ID 下位バイト (アドレス：FE)
      20. 7.6.20 デバイス ID 上位バイト (アドレス：FF)
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  9. 9 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 HDC2022 保管および PCB アセンブリのガイドライン
        1. 10.1.1.1 保管と取り扱い
        2. 10.1.1.2 ハンダ付けリフロー
        3. 10.1.1.3 リワーク
        4. 10.1.1.4 高温と湿度への曝露
        5. 10.1.1.5 ベーキング / 再水和手順
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 Receiving Notification of Documentation Updates
    3. 11.3 Support Resources
    4. 11.4 商標
    5. 11.5 Electrostatic Discharge Caution
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

7.3.5.1 データ準備完了 (DRDY) 割り込み

割り込み構成レジスタ (アドレス 0x07) の DRDY_ENABLE がイネーブルになっていて、湿度または温度の変換が完了したとき、ステータス・レジスタ (アドレス 0x04) の DRDY_STATUS ビットが 1 にアサートされます。 HDC2022 の DRDY/INT ピンでのハードウェア割り込み生成をイネーブルにするには、デバイス構成レジスタ (アドレス 0x0E) で DRDY/INT_EN ビットを 1 に、INT_MODE ビットを 0 に設定する必要があります。これらのビットが構成されていない場合、DRDY/INT ピンは割り込みステータスに関係なく高インピーダンスに維持されます。このレジスタの INT_POL ビットは、DRDY/INT ピンの割り込み極性を定義します。図 7-1 および 図 7-2 は、次に示す割り込み極性に対する DRDY/INT ピンの出力動作を表示します。INT_POL = 0 および INT_POL = 1。ステータス・レジスタ (アドレス 0x04) を読み出すと、割り込みがクリアされます。

GUID-7750A595-6E93-4464-B347-4518AABCB4AE-low.gif図 7-1 データ準備完了割り込み - アクティブ HIGH (INT_POL = 1)
GUID-0DDC9A8F-F052-4733-A056-FE198E8CDDD3-low.gif図 7-2 データ準備完了割り込み - アクティブ LOW (INT_POL = 0)