JAJSIB9A December 2019 – June 2020 HDC2022
PRODUCTION DATA
割り込み構成レジスタ (アドレス 0x07) の TH_ENABLE がイネーブルになっていて、温度が、温度スレッショルド HIGH レジスタ (アドレス 0x0B) に格納されているプログラムされたスレッショルド・レベルを上回ると、ステータス・レジスタ (アドレス 0x04) の TH_STATUS ビットが 1 にアサートされます。割り込みは、ステータス・レジスタを読み出すとクリアされます。
TH_STATUS ビットおよび DRDY/INT ピンの極性と割り込みモードは、デバイス構成レジスタ (アドレス 0x0E) の INT_POL ビットおよび INT_MODE ビットにより構成できます。INT_MODE ビットは、コンパレータ・モードまたはレベル・センシティブ・アラームのいずれかにスレッショルドを設定します。INT_MODE ビットが 0 に設定されている場合、TH_STATUS ビットは、読み取られるまで 1 に設定されたままです。INT_MODE ビットが 1 に設定されている場合、TH_STATUS ビットのステータスは現在の温度変換結果を反映します。DRDY/INT ピンの極性は、INT_POL により設定されます。