JAJSJC3A May 2021 – November 2021 LP5860
PRODUCTION DATA
LP5860 は 2 つの通信インターフェイス(I2C と SPI) をサポートしています。IFS を High にすると、本デバイスは SPI モードに入ります。IFS を Low にすると、本デバイスは I2C モードに入ります。
インターフェイスのタイプ | そのモードに入るための条件 |
---|---|
I2C | IFS = Low |
SPI | IFS = High |
LP5860 は I2C 標準仕様と互換性があります。このデバイスはファースト モード (最大 400kHz) とファースト プラス モード (最大 1MHz) の両方をサポートしています。
I2C データ処理
SDA ラインのデータは、クロック信号 (SCL) の HIGH 期間中は安定している必要があります。言い換えれば、データ ラインの状態は、クロック信号が LOW のときにしか変更できません。開始条件と停止条件により、データ転送セッションの開始と終了を規定します。開始条件は、SCL ラインが HIGH の間に SDA が HIGH から LOW へ遷移することと定義されています。停止条件は、SCL が HIGH の間に SDA が LOW から HIGH へ遷移することと定義されています。開始条件および停止条件は、常にバス リーダーが生成します。バスは、開始条件の後はビジー状態とみなされ、停止条件の後はフリーとみなされます。データ転送中、バスリーダーは、反復開始条件を生成できます。最初の開始条件と反復開始条件は機能的に同等です。
データの各バイトには、アクノリッジ・ビットが続きます。アクノリッジ関連のクロック パルスはリーダーにより生成されます。アクノリッジ クロック パルスの間に、リーダーは SDA ラインを解放します (HIGH)。このデバイスは、9 回目のクロック パルスの間に SDA ラインをプルダウンすることにより、アクノリッジを通知します。このデバイスは、各バイトが受信された後、アクノリッジを生成します。
各バイトの後というアクノリッジの規則には、例外が 1 つあります。リーダーがレシーバのときには、フォロワーからクロックされた最後のバイトに否定応答すること (ネガティブ アクノリッジ) により、トランスミッタにデータの終了を通知する必要があります。このネガティブ アクノリッジには、アクノリッジ クロック パルス (リーダーが生成) も含まれますが、SDA ラインはプルダウンされません。
アドレスおよびデータ ビットは、各サイクルにおいて 8 ビット長のフォーマットで MSB ファーストで送信されます。各送信はアドレス バイト 1 から開始されます。このバイトはチップ アドレスの 5 ビット、レジスタ アドレスの上位 2 ビット、および 1 つの読み取り / 書き込みビットに分かれています。レジスタ アドレスの他の 8 ビットは、アドレス バイト 2 に配置されます。このデバイスは個別モードとブロードキャスト モードの両方をサポートしています。自動インクリメント機能により、1つの転送で複数の連続レジスタへの書き込み/読み取りが可能です。連続していない場合は、新しい送信を開始する必要があります。
アドレス バイト 1 | チップ アドレス | レジスタ・アドレス | R/W | |||||
---|---|---|---|---|---|---|---|---|
ビット 7 | ビット 6 | ビット 5 | ビット 4 | ビット 3 | ビット 2 | ビット 1 | ビット 0 | |
個別 | 1 | 0 | 0 | ADDR1 | ADDR0 | 9 番目のビット | 8 番目のビット | R: 1 W: 0 |
ブロードキャスト | 1 | 0 | 1 | 0 | 1 | |||
アドレス バイト 2 | レジスタ・アドレス | |||||||
ビット 7 | ビット 6 | ビット 5 | ビット 4 | ビット 3 | ビット 2 | ビット 1 | ビット 0 | |
7 番目のビット | 6 番目のビット | 5 番目のビット | 4 番目のビット | 3 番目のビット | 2 番目のビット | 1 番目のビット | 0 番目のビット |
IFS を GND に接続すると、LP5860 は I2C モードに入ります。ADDR0/1 ピンは、各デバイスの一意の I2C フォロワー アドレスを選択するために使用されます。SCL および SDA ラインは、それぞれライン上にプルアップ抵抗 (400kHz の場合は 4.7kΩ、1MHz の場合は 2kΩ) を配置して、バスがアイドル状態でも High に維持する必要があります。VIO_EN は、VIO 電源と GPIO のどちらかに接続できます。1 つの 1nF コンデンサを、VIO_EN ピンのできるだけ近くに配置することを推奨します。最大 4 つの LP5860 フォロワー デバイスが、異なるアドレス設定で、同じ I2C バスを共有できます。
LP5860 は SPI シリアル バス仕様と互換性があり、フォロワーとして動作します。LP5860 がサポートしている最大周波数は 12MHz です。
SPI データ トランザクション
MISO 出力は通常、ハイ インピーダンス状態です。本デバイスのフォロワー選択ピン SS がアクティブ (Low) である場合、読み取り時にのみ、MISO 出力は Low にプルされます。書き込みサイクル中、MISO はハイ インピーダンス状態を維持します。転送サイクル中、フォロワー選択信号 SS は Low である必要があります。SS を High にすると、インターフェイスはリセットされます。データは、SCLK クロック信号の立ち上がりエッジで取り込まれ、SCLK の立ち下がりエッジで出力されます。
SPI データ形式
アドレスおよびデータ ビットは、各サイクルにおいて 8 ビット長のフォーマットで MSB ファーストで送信されます。各転送はアドレス バイト 1 で開始されます。このバイトには、レジスタ アドレスの上位 8 ビットが含まれています。アドレス バイト 2 は、レジスタ アドレスの下位 2 ビットと読み取り / 書き込み 1 ビットで開始されます。自動インクリメント機能により、1つの転送で複数の連続レジスタへの書き込み/読み取りが可能です。連続していない場合は、新しい送信を開始する必要があります。
アドレス バイト 1 | レジスタ・アドレス | |||||||
---|---|---|---|---|---|---|---|---|
ビット 7 | ビット 6 | ビット 5 | ビット 4 | ビット 3 | ビット 2 | ビット 1 | ビット 0 | |
9 番目のビット | 8 番目のビット | 7 番目のビット | 6 番目のビット | 5 番目のビット | 4 番目のビット | 3 番目のビット | 2 番目のビット | |
アドレス バイト 2 | レジスタ・アドレス | |||||||
ビット 7 | ビット 6 | ビット 5 | ビット 4 | ビット 3 | ビット 2 | ビット 1 | ビット 0 | |
1 番目のビット | 0 番目のビット | R: 0 W: 1 | ドント ケア |
IFS がプルアップ抵抗 (4.7kΩ を推奨) で VIO にプルアップされると、本デバイスは SPI モードに入ります。VIO_EN は、VIO 電源と GPIO のどちらかに接続できます。1 つの 1nF コンデンサを、VIO_EN ピンのできるだけ近くに配置することを推奨します。SPI モードでは、ホストが持つフォロワー選択ピンと同じ数のデバイスをアドレス指定できます。