JAJSJC3A May   2021  – November 2021 LP5860

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
  8. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 時分割多重マトリクス
      2. 8.3.2 アナログ調光法 (電流ゲイン制御)
      3. 8.3.3 PWM調光
      4. 8.3.4 オン / オフ制御
      5. 8.3.5 データ リフレッシュ モード
      6. 8.3.6 全アドレスを指定可能な SRAM
      7. 8.3.7 保護および診断
    4. 8.4 デバイスの機能モード
    5. 8.5 プログラミング
    6. 8.6 レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 アプリケーション
      2. 9.2.2 設計要件
      3. 9.2.3 詳細な設計手順
      4. 9.2.4 プログラム手順
      5. 9.2.5 アプリケーション特性の波形
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントの更新通知を受け取る方法
    2. 12.2 サポート・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 用語集
  14. 13メカニカル、パッケージ、および注文情報

7.6 タイミング要件

最小値 公称値 最大値 単位
その他タイミング要件
fOSC 内部発振器の周波数 31.2 MHz
fOSC _ERR デバイス間の発振器周波数誤差 -3% 3%
tPOR_H UVLO 非アクティブからデバイス通常動作までの待機時間 500 μs
tCHIP_EN Chip_EN (レジスタ) = 1 の設定からデバイス通常動作までの待機時間 100 μs
tRISE LED 出力立ち上がり時間 10 ns
tFALL LED 出力立ち下がり時間 15 ns
tVSYNC_H VSYNC の最小 High レベル パルス幅 200 μs
SPI のタイミング要件
fSCLK SPI クロック周波数 12 MHz
1 サイクル時間 83.3 ns
2 SS アクティブ リード時間 50 ns
3 SS アクティブ レグ時間 50 ns
4 SS 非アクティブ時間 50 ns
5 SCLK Low 時間 36 ns
6 SCLK High 時間 36 ns
7 MOSI のセットアップ時間 20 ns
8 MOSI のホールド時間 20 ns
9 MISO のディセーブル時間 30 ns
10 MISO のデータ有効時間 35 ns
Cb バス容量 5 40 pF
I2C ファースト モードのタイミング要件
fSCL I2C クロック周波数 0 400 KHz
1 (反復) 開始条件のホールド時間 600 ns
2 クロック Low 時間 1300 ns
3 クロック High 時間 600 ns
4 反復開始条件のセットアップ時間 600 ns
5 データ ホールド時間 0 ns
6 データ セットアップ時間 100 ns
7 SDA および SCL の立ち上がり時間 300 ns
8 SDA および SCL の立ち下がり時間 300 ns
9 停止条件のセットアップ時間 600 ns
10 停止条件と開始条件の間のバス フリー時間 1.3 μs
I2C ファースト モード プラスのタイミング要件
fSCL I2C クロック周波数 0 400 KHz
1 (反復) 開始条件のホールド時間 600 ns
2 クロック Low 時間 1300 ns
3 クロック High 時間 600 ns
4 反復開始条件のセットアップ時間 600 ns
5 データ ホールド時間 0 ns
6 データ セットアップ時間 100 ns
7 SDA および SCL の立ち上がり時間 300 ns
8 SDA および SCL の立ち下がり時間 300 ns
9 停止条件のセットアップ時間 600 ns
10 停止条件と開始条件の間のバス フリー時間 1.3 μs