JAJSJF5C
April 2021 – November 2024
DP83TC812R-Q1
,
DP83TC812S-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Device Comparison Table
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements
6.7
Timing Diagrams
6.8
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Diagnostic Tool Kit
7.3.1.1
Signal Quality Indicator
7.3.1.2
Electrostatic Discharge Sensing
7.3.1.3
Time Domain Reflectometry
7.3.1.4
Voltage Sensing
7.3.1.5
BIST and Loopback Modes
7.3.1.5.1
Data Generator and Checker
7.3.1.5.2
xMII Loopback
7.3.1.5.3
PCS Loopback
7.3.1.5.4
Digital Loopback
7.3.1.5.5
Analog Loopback
7.3.1.5.6
Reverse Loopback
7.3.2
Compliance Test Modes
7.3.2.1
Test Mode 1
7.3.2.2
Test Mode 2
7.3.2.3
Test Mode 4
7.3.2.4
Test Mode 5
7.4
Device Functional Modes
7.4.1
Power Down
7.4.2
Reset
7.4.3
Standby
7.4.4
Normal
7.4.5
Sleep Ack
7.4.6
Sleep Request
7.4.7
Sleep Fail
7.4.8
Sleep
7.4.9
Wake-Up
7.4.10
TC10 System Example
7.4.11
Media Dependent Interface
7.4.11.1
100BASE-T1 Master and 100BASE-T1 Slave Configuration
7.4.11.2
Auto-Polarity Detection and Correction
7.4.11.3
Jabber Detection
7.4.11.4
Interleave Detection
7.4.12
MAC Interfaces
7.4.12.1
Media Independent Interface
7.4.12.2
Reduced Media Independent Interface
7.4.12.3
Reduced Gigabit Media Independent Interface
7.4.12.4
Serial Gigabit Media Independent Interface
7.4.13
Serial Management Interface
7.4.13.1
Direct Register Access
7.4.13.2
Extended Register Space Access
7.4.13.3
Write Operation (No Post Increment)
7.4.13.4
Read Operation (No Post Increment)
7.4.13.5
Write Operation (Post Increment)
7.4.13.6
Read Operation (Post Increment)
7.5
Programming
7.5.1
Strap Configuration
7.5.2
LED Configuration
7.5.3
PHY Address Configuration
7.6
Register Maps
7.6.1
Register Access Summary
7.6.2
DP83TC812 Registers
8
Application and Implementation
8.1
アプリケーション情報に関する免責事項
8.2
Application Information
8.3
Typical Applications
8.3.1
Design Requirements
8.3.1.1
Physical Medium Attachment
8.3.1.1.1
Common-Mode Choke Recommendations
8.3.2
Detailed Design Procedure
8.3.3
Application Curves
8.4
Power Supply Recommendations
8.5
Layout
8.5.1
Layout Guidelines
8.5.1.1
Signal Traces
8.5.1.2
Return Path
8.5.1.3
Metal Pour
8.5.1.4
PCB Layer Stacking
8.5.2
Layout Example
9
Device and Documentation Support
9.1
Receiving Notification of Documentation Updates
9.2
サポート・リソース
9.3
Community Resources
9.4
Trademarks
9.5
静電気放電に関する注意事項
9.6
用語集
10
Revision History
11
Mechanical, Packaging, and Orderable Information
1
特長
Open Alliance および IEEE 802.3bw 100BASE-T1 準拠
内蔵 LPF によりレベル IV 放射に合格
20μA 未満のスリープ電流で TC-10 準拠
SAE J2962-3 EMC 準拠
設定可能な I/O 電圧:3.3V、2.5V、1.8V
MAC インターフェイス:MII、RMII、RGMII、SGMII
MAC インターフェイス ピンに対して独立した電圧レール (3.3V、2.5V、1.8V) を選択可能
車載アプリケーション用に AEC-Q100 認定済み:
温度グレード 1:–40℃~+125℃の動作時周囲温度
ピン
12 および 13
に対して ±8kV HBM ESD
ピン
12 および 13
に対して IEC61000-4-2 ESD 分類レベル 4:±8kV 接触放電
IEEE 1588 SFD のサポート
802.3br フレーム プリエンプション サポート準拠の TSN
低い動作時消費電力:230mW 未満
診断ツール キット
信号品質表示 (SQI)
時間領域反射計測 (TDR)
静電放電センサ
電圧センサ
PRBS 内蔵セルフ テスト
ループバック
VQFN、ウェッタブル フランク パッケージ
機能安全対応
機能安全システムの設計に役立つ資料を利用可能