JAJSKB0Q
November 2003 – March 2024
SN74AUP1G08
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性、CL = 5pF
5.7
スイッチング特性、CL = 10pF
5.8
スイッチング特性、CL = 15pF
5.9
スイッチング特性、CL = 30pF
5.10
動作特性
5.11
代表的特性
6
パラメータ測定情報
6.1
伝搬遅延、セットアップ時間とホールド時間、パルス幅
6.2
イネーブルおよびディセーブル時間
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
9
電源に関する推奨事項
10
レイアウト
10.1
レイアウトのガイドライン
10.2
レイアウト例
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントの更新通知を受け取る方法
11.2
サポート・リソース
11.3
商標
11.4
静電気放電に関する注意事項
11.5
用語集
12
改訂履歴
13
メカニカル、パッケージ、および注文情報
1
特長
0.64mm
2
、0.5mm ピッチの超小型パッケージ (DPW) で供給
低い静的消費電流:
I
CC
= 0.9μA (最大値)
低い動的消費電力:
C
pd
= 4.3pF (3.3V の場合、標準値)
低い入力容量:C
i
= 1.5pF (標準値)
低ノイズ:オーバーシュートおよびアンダーシュートは
V
CC
の <10%
I
off
により活線挿抜、部分的パワーダウン モード、バック ドライブ保護をサポート
シュミット トリガ アクションにより、低速の入力遷移が可能で、入力におけるスイッチング ノイズ耐性が向上 (3.3V で V
hys
= 250mV、標準値)
広い動作 V
CC
範囲:0.8V~3.6V
3.3V 動作に最適化
3.6V I/O 許容で混在モードの信号動作に対応
3.3V で t
pd
= 4.3ns (最大値)
ポイント ツー ポイントのアプリケーションに好適
JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
JESD 22 準拠で ESD 性能をテスト済み
人体モデルで 2000V
(A114-B、クラス II)
1000V、デバイス帯電モデル (C101)
概略回路図