JAJSKN4B November   2020  – September 2021 TPS25858-Q1 , TPS25859-Q1

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. 概要 (続き)
  6. デバイス比較表
  7. ピン構成および機能
  8. 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 タイミング要件
    7. 8.7 スイッチング特性
    8. 8.8 代表的特性
  9. パラメータ測定情報
  10. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
      1. 10.3.1  パワーダウンまたは低電圧誤動作防止
      2. 10.3.2  入力過電圧保護 (OVP) - 連続監視
      3. 10.3.3  降圧コンバータ
      4. 10.3.4  FREQ/SYNC
      5. 10.3.5  ブートストラップ電圧 (BOOT)
      6. 10.3.6  最小オン時間、最小オフ時間
      7. 10.3.7  内部補償
      8. 10.3.8  選択可能な出力電圧 (VSET)
      9. 10.3.9  電流制限と短絡保護回路
        1. 10.3.9.1 USB スイッチ・プログラマブル電流制限 (ILIM)
        2. 10.3.9.2 2 レベル USB スイッチの電流制限のインターロック
        3. 10.3.9.3 サイクル単位の降圧電流制限
        4. 10.3.9.4 OUT の電流制限
      10. 10.3.10 ケーブル補償
      11. 10.3.11 温度センシング (TS) および OTSD による熱管理
      12. 10.3.12 サーマル・シャットダウン
      13. 10.3.13 USB イネーブルのオンおよびオフ制御 (TPS25859-Q1)
      14. 10.3.14 FAULT 通知 (TPS25859-Q1)
      15. 10.3.15 USB 仕様の概要
      16. 10.3.16 USB Type-C® の基本
        1. 10.3.16.1 構成チャネル
        2. 10.3.16.2 接続の検出
      17. 10.3.17 USB ポートの動作モード
        1. 10.3.17.1 USB Type-C® モード
        2. 10.3.17.2 専用充電ポート (DCP) モード (TPS25858-Q1 のみ)
          1. 10.3.17.2.1 DCP BC1.2 と YD/T 1591-2009
          2. 10.3.17.2.2 DCP Divider - 充電方式
          3. 10.3.17.2.3 DCP 1.2V 充電方式
        3. 10.3.17.3 DCP 自動モード (TPS25858-Q1)
    4. 10.4 デバイスの機能モード
      1. 10.4.1 シャットダウン・モード
      2. 10.4.2 アクティブ・モード
  11. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 設計要件
      2. 11.2.2 詳細な設計手順
        1. 11.2.2.1 出力電圧設定
        2. 11.2.2.2 スイッチング周波数
        3. 11.2.2.3 インダクタの選択
        4. 11.2.2.4 出力コンデンサの選択
        5. 11.2.2.5 入力コンデンサの選択
        6. 11.2.2.6 ブートストラップ・コンデンサの選択
        7. 11.2.2.7 低電圧誤動作防止設定点
        8. 11.2.2.8 ケーブル補償の設定点
      3. 11.2.3 アプリケーション曲線
  12. 12電源に関する推奨事項
  13. 13レイアウト
    1. 13.1 レイアウトのガイドライン
    2. 13.2 レイアウト例
    3. 13.3 グランド・プレーンおよび熱に関する考慮事項
  14. 14デバイスおよびドキュメントのサポート
    1. 14.1 Receiving Notification of Documentation Updates
    2. 14.2 サポート・リソース
    3. 14.3 商標
    4. 14.4 Electrostatic Discharge Caution
    5. 14.5 Glossary
  15. 15メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

バルク・コンバータの PCB レイアウトは、最適な設計性能を実現するために重要です。PCB レイアウトが不適切な場合、適正な回路図設計の動作の妨げとなる可能性があります。コンバータが適切にレギュレートしている場合でも、PCB レイアウトが不適切では、堅牢な設計と量産できない設計という違いが生じる可能性があります。さらに、コンバータの EMI 性能は、PCB レイアウトに大きく依存します。以下のガイドラインに従うことで、最高の電力変換性能や熱性能を実現しながら、不要な EMI の生成を最小限に抑える PCB を設計できます。

  1. 入力バイアス・コンデンサ CIN は、IN および PGND ピンの出来る限り近くに配置する必要があります。高周波セラミック・バイパス・コンデンサを入力側に配置することで、パルス電流の高 di/dt 成分に対してプライマリ・パスを提供します。下位層で広い VIN プレーンを使用して、両方の VIN ペアをまとめて入力電源に接続します。入力コンデンサと出力コンデンサのグランド接続はいずれも、PGND ピンと PAD に接続される最短距離の最上面プレーンで構成される必要があります。
  2. 中間層のグランド・プレーンの 1 つをノイズ・シールドおよび放熱経路として使用します。
  3. CBOOT コンデンサには広いパターンを使用します。CBOOT コンデンサは、デバイスのできる限り近くに、BOOT および SW ピンに短く広いパターンで配置します。
  4. SW ピンからインダクタへの配線は長さをできる限り短くし、幅については、過度の発熱を抑えて負荷電流を流せるのに必要な最小幅にします。寄生抵抗を最小限に抑えるため、大電流の伝導パスには、短く、太いパターン、または銅箔 (形状) を使用します。出力コンデンサは、インダクタの VSENSE 側の端の近くに配置し、PGND ピンおよびパッドの露出部分に近づけて接地します。
  5. RILIM および RFREQ 抵抗は、ILIM および FREQ にできる限り近づけて配置し、AGND に接続します。これらの部品は、必要なら PCB の下側に小さなビアで信号を配線して配置することができます。その際、パターンは SW、BOOT のようにノイズの大きい配線から離す必要があります。
  6. VIN、VOUT、およびグランド・バスの接続は、できる限り幅広くします。こうすることにより、コンバータの入力または出力パスで生じる電圧降下が低減され、効率が最大になります。
  7. 適切なヒートシンクのために十分な PCB 領域を確保します。最大負荷電流と周囲温度に見合った低 RθJA を実現するため、十分な銅領域を確保してください。PCB 層の上部と下部は 2 オンス銅箔とし、最低でも 1 オンス以上とします。PCB 設計に複数の銅層を使用している場合は (推奨設計)、サーマル・ビアも内部層の熱拡散グランド・プレーンに接続することができます。このデバイスのパッケージは、すべてのピンで放熱されます。ノイズを考慮することで領域の最小化に影響がある場合を除いては、すべてのピンに広いパターンを使用してください。
  8. ヒートシンク・ビアの配列を使用して、パッドの露出部分を PCB 下面のグランド・プレーンに接続します。PCB に複数の銅層がある場合は、これらのサーマル・ビアも内部層の熱拡散グランド・プレーンに接続することができます。接合部温度が 150℃ 未満に保持されるように、ヒートシンクには十分な銅領域を使用してください。
  9. CC ラインは同じ長さになるように配置します。CC ライン上にスタブやテスト・ポイントを作成しないでください。