JAJSLT6 データシート

JAJSLT6G April 2021 – May 2024 AM2431 , AM2432 , AM2434

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 概要
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピンダイアグラム
  1. 5.1.1 AM243x ALV のピン配置図
  2. 5.1.2 AM243x ALX のピン配置図
2. 5.2 ピン属性
3. 5.3 信号の説明
  1. 17
  2. 5.3.1 AM243x_ALX パッケージ - サポートされていないインターフェイスと信号
  3. 5.3.2 ADC
    1. メインドメインインスタンス
      1. 21
  4. 5.3.3 CPSW
    1. メインドメインインスタンス
      1. 24
      2. 25
      3. 26
      4. 27
      5. 5.3.3.1.1 CPSW3G IOSET
  5. 5.3.4 CPTS
    1. メインドメインインスタンス
      1. 31
      2. 32
  6. 5.3.5 DDRSS
    1. メインドメインインスタンス
      1. 35
  7. 5.3.6 ECAP
    1. メインドメインインスタンス
      1. 38
      2. 39
      3. 40
  8. 5.3.7 エミュレーションおよびデバッグ
    1. メインドメインインスタンス
      1. 43
    2. MCU ドメインのインスタンス
      1. 45
  9. 5.3.8 EPWM
    1. メインドメインインスタンス
      1. 48
      2. 49
      3. 50
      4. 51
      5. 52
      6. 53
      7. 54
      8. 55
      9. 56
      10. 57
  10. 5.3.9 EQEP
    1. メインドメインインスタンス
      1. 60
      2. 61
      3. 62
  11. 5.3.10 FSI
    1. メインドメインインスタンス
      1. 65
      2. 66
      3. 67
      4. 68
      5. 69
      6. 70
      7. 71
      8. 72
  12. 5.3.11 GPIO
    1. メインドメインインスタンス
      1. 75
      2. 76
    2. MCU ドメインのインスタンス
      1. 78
  13. 5.3.12 GPMC
    1. メインドメインインスタンス
      1. 81
      2. 5.3.12.1.1 GPMC0 の IOSET (ALV)
  14. 5.3.13 I2C
    1. メインドメインインスタンス
      1. 85
      2. 86
      3. 87
      4. 88
    2. MCU ドメインのインスタンス
      1. 90
      2. 91
  15. 5.3.14 MCAN
    1. メインドメインインスタンス
      1. 94
      2. 95
  16. 5.3.15 SPI (MCSPI)
    1. メインドメインインスタンス
      1. 98
      2. 99
      3. 100
      4. 101
      5. 102
    2. MCU ドメインのインスタンス
      1. 104
      2. 105
  17. 5.3.16 MMC
    1. メインドメインインスタンス
      1. 108
      2. 109
  18. 5.3.17 OSPI
    1. メインドメインインスタンス
      1. 112
  19. 5.3.18 電源
    1. 114
  20. 5.3.19 PRU_ICSSG
    1. メインドメインインスタンス
      1. 117
      2. 118
  21. 5.3.20 予約済み
    1. 120
  22. 5.3.21 SERDES
    1. メインドメインインスタンス
      1. 123
  23. 5.3.22 システム、その他
    1. 5.3.22.1 ブートモードの構成
      1. メインドメインインスタンス
        
        127
    2. 5.3.22.2 クロック
      1. MCU ドメインのインスタンス
        
        130
    3. 5.3.22.3 システム
      1. メインドメインインスタンス
        
        133
      2. MCU ドメインのインスタンス
        
        135
    4. 5.3.22.4 VMON
      1. 137
  24. 5.3.23 TIMER
    1. メインドメインインスタンス
      1. 140
    2. MCU ドメインのインスタンス
      1. 142
  25. 5.3.24 UART
    1. メインドメインインスタンス
      1. 145
      2. 146
      3. 147
      4. 148
      5. 149
      6. 150
      7. 151
    2. MCU ドメインのインスタンス
      1. 153
      2. 154
  26. 5.3.25 USB
    1. メインドメインインスタンス
      1. 157
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
8 アプリケーション、実装、およびレイアウト
9 デバイスおよびドキュメントのサポート
10改訂履歴
11メカニカル、パッケージ、および注文情報
1. 11.1 パッケージ情報

5.4 ピン接続要件

このセクションでは、特定の接続要件を持つパッケージボールと、未使用のパッケージボールの接続要件について説明します。

注:

特に記述のない限り、すべての電源ボールには「推奨動作条件」セクションで規定されている電圧を供給する必要があります。

注:

「未接続のまま」または「接続なし」(NC) は、これらのデバイスのボール番号にいかなる信号トレースも接続できないことを意味します。

表 5-86 接続要件 (ALV パッケージ)

ボール番号	ボール名	接続要件
A20 D11	MCU_SAFETY_ERRORn TRSTn	PCB 信号トレースが接続されており、かつ接続されたデバイスによってアクティブに駆動されていない場合、これらのボールに関連付けられた入力が有効なロジック Low レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して VSS に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルダウンを使用して、そのボールを有効なロジック Low レベルに保持できます。
D10 E10 B12 E18 B11 C11 C12	EMU0 EMU1 MCU_RESETz RESET_REQz TCK TDI TMS	PCB 信号トレースが接続されており、かつ接続されたデバイスによってアクティブに駆動されていない場合、これらのボールに関連付けられた入力が有効なロジック High レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源 ⁽¹⁾ に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルアップを使用して、そのボールを有効なロジック High レベルに保持できます。
A18 B18 E9 A10	I2C0_SCL I2C0_SDA MCU_I2C0_SCL MCU_I2C0_SDA	これらのボールに関連付けられた入力が有効なロジック High レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源 ⁽¹⁾ に接続する必要があります。
T20 U21 T18 U20 U18 U19 V20 V21 V19 T17 R16 W20 W21 V18 Y21 Y20	GPMC0_AD0 GPMC0_AD1 GPMC0_AD2 GPMC0_AD3 GPMC0_AD4 GPMC0_AD5 GPMC0_AD6 GPMC0_AD7 GPMC0_AD8 GPMC0_AD9 GPMC0_AD10 GPMC0_AD11 GPMC0_AD12 GPMC0_AD13 GPMC0_AD14 GPMC0_AD15	目的のデバイスのブートモードを選択するため、これらのボールに関連付けられた入力が適切に有効なロジック High または Low レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源 ⁽¹⁾ または VSS に接続する必要があります。
J13 G20 F20 E21, D20 G21 F21 F19 E20 J15 J16	VDDA_ADC ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7 ADC0_REFP ADC0_REFN	ADC0 全体を使用しない場合、これらの各ボールを VSS に直接接続する必要があります。
G20 F20 E21 D20 G21 F21 F19 E20	ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7	VDDA_ADC が電源に接続されている場合、未使用のすべての ADC0_AIN[7:0] ボールは、抵抗を介して VSS にプルするか、VSS に直接接続する必要があります。
F7 G6 H7 J6, K7 L6 J8	VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR_C	DDRSS0 を使用しない場合、これらの各ボールを VSS に直接接続する必要があります。
H2 H1 J5 K5 F6 H4 D2 C5 E2 D4 D3 F2 J2 L5 J3 J4 K3 J1 M5 K4 G4 G5 G2 H3 H5 F1 E1 F4 F3 E3 E4 B2 M2 A3 A2 B5 A4 B3 C4 C2 B4 N5 L4 L2 M3 N4 N3 M4 N2 C1 B1 N1 M1 E5 F5 D5	DDR0_ACT_n DDR0_ALERT_n DDR0_CAS_n DDR0_PAR DDR0_RAS_n DDR0_WE_n DDR0_A0 DDR0_A1 DDR0_A2 DDR0_A3 DDR0_A4 DDR0_A5 DDR0_A6 DDR0_A7 DDR0_A8 DDR0_A9 DDR0_A10 DDR0_A11 DDR0_A12 DDR0_A13 DDR0_BA0 DDR0_BA1 DDR0_BG0 DDR0_BG1 DDR0_CAL0 DDR0_CK0 DDR0_CK0_n DDR0_CKE0 DDR0_CKE1 DDR0_CS0_n DDR0_CS1_n DDR0_DM0 DDR0_DM1 DDR0_DQ0 DDR0_DQ1 DDR0_DQ2 DDR0_DQ3 DDR0_DQ4 DDR0_DQ5 DDR0_DQ6 DDR0_DQ7 DDR0_DQ8 DDR0_DQ9 DDR0_DQ10 DDR0_DQ11 DDR0_DQ12 DDR0_DQ13 DDR0_DQ14 DDR0_DQ15 DDR0_DQS0 DDR0_DQS0_n DDR0_DQS1 DDR0_DQS1_n DDR0_ODT0 DDR0_ODT1 DDR0_RESET0_n	DDRSS0 を使用しない場合、未接続のままにします。注：このリストの DDR0 ピンは、VDDS_DDR と VDDS_DDR_C が VSS に接続されている場合にのみ、未接続のままにできます。VDDS_DDR と VDDS_DDR_C を電源に接続する場合、『AM64x\AM243x DDR 基板の設計およびレイアウトのガイドライン』の定義に従って DDR0 ピンを接続する必要があります。
K13 H14	VDD_MMC0 VDD_DLL_MMC0	MMC0 を使用しない場合、これらの各ボールを VDD_CORE と同じ電源に接続する必要があります。
K14	VDDS_MMC0	MMC0 を使用しない場合、これらの各ボールを、デバイス電源シーケンス要件に違反しない任意の 1.8V 電源に接続する必要があります。
F18 G18 J21 G19 K20 J20 J18 J17 H17 H19 H18 G17	MMC0_CALPAD MMC0_CLK MMC0_CMD MMC0_DS MMC0_DAT0 MMC0_DAT1 MMC0_DAT2 MMC0_DAT3 MMC0_DAT4 MMC0_DAT5 MMC0_DAT6 MMC0_DAT7	MMC0 を使用しない場合、これらの各ボールを未接続のままにする必要があります。
H15 K15	VDDA_3P3_SDIO CAP_VDDSHV_MMC1	SDIO_LDO が VDDSHV5 に電力を供給するのに使用されない場合、これらの各ボールを VSS に直接接続する必要があります。
P12 P13 P11 R14	VDDA_0P85_SERDES0 VDDA_0P85_SERDES0 VDDA_0P85_SERDES0_C VDDA_1P8_SERDES0	SERDES0 を使用せず、かつデバイスのバウンダリスキャン機能が必要な場合、これらの各ボールを有効な電源に接続する必要があります。SERDES0 を使用せず、かつデバイスのバウンダリスキャン機能が不要な場合、これらの各ボールをそれぞれ VSS に直接接続することもできます。
T13 W16 W17 Y15 Y16 AA16 AA17	SERDES0_REXT SERDES0_REFCLK0N SERDES0_REFCLK0P SERDES0_RX0_N SERDES0_RX0_P SERDES0_TX0_N SERDES0_TX0_P	SERDES0 を使用しない場合、未接続のままにします。注：VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C、VDDA_1P8_SERDES0 が VSS に接続されている場合にのみ、SERDES0_REXT ピンを未接続のままにできます。VDDA_0P85_SERDES0、VDDA_0P85_SERDES0_C、VDDA_1P8_SERDES0 が電源に接続されている場合、適切な外付け抵抗を介して SERDES0_REXT ピンを VSS に接続する必要があります。
T12 R15 R13	VDDA_0P85_USB0 VDDA_1P8_USB0 VDDA_3P3_USB0	USB0 を使用しない場合、これらの各ボールを VSS に直接接続する必要があります。
AA20 AA19 U16 U17 T14	USB0_DM USB0_DP USB0_ID USB0_RCALIB USB0_VBUS	USB0 を使用しない場合、未接続のままにします。注：VDDA_0P85_USB0、VDDA_1P8_USB0、VDDA_3P3_USB0 が VSS に接続されている場合にのみ、USB0_RCALIB ピンを未接続のままにできます。VDDA_0P85_USB0、VDDA_1P8_USB0、VDDA_3P3_USB0 が電源に接続される場合、適切な外付け抵抗を介して USB0_RCALIB ピンを VSS に接続する必要があります。
K10	VMON_VSYS	VMON_VSYS を使用しない場合、このボールを VSS に直接接続する必要があります。
K16 E12 F13 F14	VMON_1P8_MCU VMON_1P8_SOC VMON_3P3_MCU VMON_3P3_SOC	SOC および SOC 電源レールの監視に VMON_1P8_MCU、VMON_1P8_SOC、VMON_3P3_MCU、VMON_3P3_SOC を使用しない場合でも、これらのボールをそれぞれの 1.8V および 3.3V 電源レールに接続する必要があります。

(1) IO にどの電源が関連付けられているかを確認するには、「ピン属性」表を参照してください。

表 5-87 接続要件 (ALX パッケージ)

ボール番号	ボール名	接続要件
B20 B6	MCU_SAFETY_ERRORn TRSTn	PCB 信号トレースが接続されており、かつ接続されたデバイスによってアクティブに駆動されていない場合、これらのボールが有効なロジック Low レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して VSS に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルダウンを使用して、そのボールを有効なロジック Low レベルに保持できます。
C5 B3 A5 C17 C6 A3 B4	EMU0 EMU1 MCU_RESETz RESET_REQz TCK TDI TMS	PCB 信号トレースが接続されており、かつ接続されたデバイスによってアクティブに駆動されていない場合、これらのボールが有効なロジック High レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源 ⁽¹⁾ に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルアップを使用して、そのボールを有効なロジック High レベルに保持できます。
B16 B15	I2C0_SCL I2C0_SDA	これらのボールが有効なロジック High レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源 ⁽¹⁾ に接続する必要があります。
G17 H17 H21 F19 F21, F20 H20 E21 G20 E20	VDDA_ADC VDDA_ADC ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7	ADC0 全体を使用しない場合、これらの各ボールを VSS に直接接続する必要があります。
H21 F19 F21 F20 H20 E21 G20 E20	ADC0_AIN0 ADC0_AIN1 ADC0_AIN2 ADC0_AIN3 ADC0_AIN4 ADC0_AIN5 ADC0_AIN6 ADC0_AIN7	VDDA_ADC が電源に接続されている場合、未使用のすべての ADC0_AIN[7:0] ボールは、抵抗を介して VSS にプルするか、VSS に直接接続する必要があります。
K15 J17	VDDA_3P3_SDIO CAP_VDDSHV_MMC1	SDIO_LDO が VDDSHV5 に電力を供給するのに使用されない場合、これらの各ボールを VSS に直接接続する必要があります。
V16 U15 U16	VDDA_0P85_USB0 VDDA_1P8_USB0 VDDA_3P3_USB0	USB0 を使用しない場合、これらの各ボールを VSS に直接接続する必要があります。
AA17 AA16 Y17 W17 V18	USB0_DM USB0_DP USB0_ID USB0_RCALIB USB0_VBUS	USB0 を使用しない場合、未接続のままにします。注：VDDA_0P85_USB0、VDDA_1P8_USB0、VDDA_3P3_USB0 が VSS に接続されている場合にのみ、USB0_RCALIB ピンを未接続のままにできます。VDDA_0P85_USB0、VDDA_1P8_USB0、VDDA_3P3_USB0 が電源に接続される場合、適切な外付け抵抗を介して USB0_RCALIB ピンを VSS に接続する必要があります。
G13	VMON_VSYS	VMON_VSYS を使用しない場合、このボールを VSS に直接接続する必要があります。
F14 E15	VMON_1P8_SOC VMON_3P3_SOC	SOC 電源レールの監視に VMON_1P8_SOC と VMON_3P3_SOC を使用しない場合でも、これらのボールをそれぞれの 1.8V および 3.3V 電源レールに接続する必要があります。

(1) IO にどの電源が関連付けられているかを確認するには、「ピン属性」表を参照してください。

注:

内部プル抵抗は駆動力が弱いため、動作条件によっては有効なロジックレベルを維持するのに十分な電流を供給できない場合があります。この状況は、逆のロジックレベルへのリークがある部品に接続されている場合や、内部抵抗によって有効なロジックレベルにプルされているだけのボールに接続された信号トレースに外部ノイズ源が結合した場合に発生することがあります。そのため、外付けプル抵抗を使って、ボールの有効なロジックレベルを保持することを推奨します。

デバイス IO の多くはデフォルトでオフになっているため、ソフトウェアで各 IO が初期化されるまで、接続されているすべてのデバイスの入力を有効なロジック状態に保持するために、外部プル抵抗が必要になる場合があります。構成可能なデバイス IO の状態は、「ピン属性」表の「リセット時のボールの状態 (RX/TX/PULL)」と「リセット後のボールの状態 (RX/TX/PULL)」列に定義されています。入力バッファ (RX) がオフになっている IO は、フローティング状態にしても、本デバイスに損傷を与えません。ただし、入力バッファ (RX) がオンになっている IO は、V_ILSS と V_IHSS の間の電位にフローティングさせることはできません。これらのレベルの間の電位に入力をフローティングさせた場合、入力バッファは、IO セルに損傷を与える可能性がある大電流状態に入ることがあります。