JAJSLT6G April 2021 – May 2024 AM2431 , AM2432 , AM2434
PRODUCTION DATA
MMC0 インターフェイスは、JEDEC eMMC 電気規格 v5.1 (JESD84-B51) に準拠しており、以下に示す eMMC アプリケーションをサポートしています。
表 6-68 に、MMC0 タイミング モードに必要な DLL ソフトウェア構成設定を示します。
レジスタ名 | MMCSD0_SS_PHY_CTRL_4_REG | MMCSD0_SS_PHY_CTRL_5_REG | |||||||
---|---|---|---|---|---|---|---|---|---|
ビット フィールド | [31:24] | [20] | [15:12] | [8] | [4:0] | [17:16] | [10:8] | [2:0] | |
ビット フィールド名 | STRBSEL | OTAPDLYENA | OTAPDLYSEL | ITAPDLYENA | ITAPDLYSEL | SELDLYTXCLK SELDLYRXCLK |
FRQSEL | CLKBUFSEL | |
モード | 説明 | ストローブ 遅延 |
出力 遅延 イネーブル |
出力 遅延 値 |
入力 遅延 イネーブル |
入力 遅延 値 |
DLL 遅延チェーン 選択 |
DLL REF 周波数 |
遅延 バッファ 時間 |
レガシー SDR | 8 ビット PHY、1.8V、25MHz | 0x0 | 0x0 | NA(1) | 0x1 | 0x10 | 0x1 | 0x0 | 0x7 |
ハイスピード SDR | 8 ビット PHY、1.8V、50MHz | 0x0 | 0x0 | NA(1) | 0x1 | 0xA | 0x1 | 0x0 | 0x7 |
ハイスピード DDR | 8 ビット PHY、1.8V、50MHz | 0x0 | 0x1 | 0x6 | 0x1 | 0x3 | 0x0 | 0x4 | 0x7 |
HS200 | 8 ビット PHY、1.8V、200MHz | 0x0 | 0x1 | 0x7 | 0x1 | チューニング(2) | 0x0 | 0x0 | 0x7 |
表 6-78 に、MMC0 のタイミング条件を示します。
パラメータ | 最小値 | 最大値 | 単位 | |||
---|---|---|---|---|---|---|
入力条件 | ||||||
SRI | 入力スルーレート | レガシー SDR | 0.14 | 1.44 | V/ns | |
ハイスピード SDR | 0.3 | 0.9 | V/ns | |||
ハイスピード DDR (CMD) | 0.3 | 0.9 | V/ns | |||
ハイスピード DDR (DAT[7:0]) | 0.45 | 0.9 | V/ns | |||
出力条件 | ||||||
CL | 出力負荷容量 | レガシー SDR | 1 | 12 | pF | |
ハイスピード SDR | 1 | 12 | pF | |||
ハイスピード DDR | 1 | 12 | pF | |||
HS200 | 1 | 6 | pF | |||
PCB 接続要件 | ||||||
td(Trace Delay) | 各パターンの伝搬遅延 | すべてのモード | 126 | 756 | ps | |
td(Trace Mismatch Delay) | すべてのパターンにわたる伝搬遅延の不整合 | レガシー SDR、ハイスピード SDR | 100 | ps | ||
ハイスピード DDR、HS200 | 8 | ps |