JAJSN97D November   2021  – August 2023 TPSI3050-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Power Ratings
    6. 6.6  Insulation Specifications
    7. 6.7  Safety-Related Certifications
    8. 6.8  Safety Limiting Values
    9. 6.9  Electrical Characteristics
    10. 6.10 Switching Characteristics
    11. 6.11 Insulation Characteristic Curves
    12. 6.12 Typical Characteristics
  8. 7 Parameter Measurement Information
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Transmission of the Enable State
      2. 8.3.2 Power Transmission
      3. 8.3.3 Gate Driver
      4. 8.3.4 Modes Overview
      5. 8.3.5 Three-Wire Mode
      6. 8.3.6 Two-Wire Mode
      7. 8.3.7 VDDP, VDDH, and VDDM Undervoltage Lockout (UVLO)
      8. 8.3.8 Power Supply and EN Sequencing
      9. 8.3.9 Thermal Shutdown
    4. 8.4 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Two-Wire or Three-Wire Mode Selection
        2. 9.2.2.2 Standard Enable, One-Shot Enable
        3. 9.2.2.3 CDIV1, CDIV2 Capacitance
        4. 9.2.2.4 RPXFR Selection
        5. 9.2.2.5 CVDDP Capacitance
        6. 9.2.2.6 Gate Driver Output Resistor
        7. 9.2.2.7 Start-up Time and Recovery Time
        8. 9.2.2.8 Supplying Auxiliary Current, IAUX From VDDM
        9. 9.2.2.9 VDDM Ripple Voltage
      3. 9.2.3 Application Curves
      4. 9.2.4 Insulation Lifetime
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Related Links
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Mechanical, Packaging, and Orderable Information

3 概要

TPSI3050-Q1 は、統合型の絶縁スイッチ・ドライバで、外部パワー・スイッチと組み合わせることにより、完全な絶縁型ソリッド・ステート・リレー (SSR) を形成します。公称ゲート駆動電圧 10 V で、1.5/3.0A ピークのソースおよびシンク電流という性能を備えているので、さまざまな外部パワー・スイッチを選択して、幅広いアプリケーションに対応できます。TPSI3050-Q1 は、1 次側から供給された電源によって独自の 2 次バイアス電源を生成するので、絶縁型の 2 次側電源バイアスは不要です。さらに、TPSI3050-Q1 は、各種のアプリケーションのニーズに対応する外部のサポート回路に電力を供給することもできます。

TPSI3050-Q1 は、必要な入力ピンの数によって 2 つの動作モードをサポートしています。2 線式モードは、通常は機械式リレーの駆動に使用され、スイッチの制御に必要なピンは 2 本だけで、6.5V～48V の広い電圧範囲で動作できます。3 線式モードでは、3V～5.5V の 1 次電源が外部から供給され、スイッチは別のイネーブルによって制御されます。TPSI3050S-Q1 は、スイッチの制御方式として、3 線式モードのみで利用可能なワンショット・イネーブルを備えています。この機能は、通常は電流パルス 1 つだけでトリガできる SCR の駆動に便利です。

2 次側は、10 V の安定化されたフローティング電源レールを提供し、2 次側バイアス電源を必要とせずに各種パワー・スイッチを駆動します。このアプリケーションは、DC アプリケーション用のシングル・パワー・スイッチ、または AC アプリケーション用のデュアル・バック・ツー・バック・パワー・スイッチ、および各種 SCR を駆動できます。TPSI3050-Q1 の内蔵絶縁保護は、非常に堅牢で、従来の機械式リレーやフォトカプラに比べて高信頼性、低消費電力で、温度範囲が広くなっています。

TPSI3050-Q1 の電力伝送は、PXFR ピンと VSSP の間の外付け抵抗を使って、7 つの電力レベル設定のいずれかを選択することにより調整できます。この操作により、アプリケーションのニーズに応じて、2 次側の供給電力と消費電力とのトレードオフが可能になります。

パッケージ情報
部品番号パッケージ(1)本体サイズ (公称)
TPSI3050-Q1 SOIC 8 ピン (DWZ) 7.50mm × 5.85mm
TPSI3050S-Q1
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
GUID-20201201-CA0I-MVGX-30JK-TVVQGXJQ26T1-low.svgTPSI3050-Q1 の概略回路図