JAJSOO8 データシート

JAJSOO8B June 2022 – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 概要
1. 3.1 機能ブロック図
4 改訂履歴
5 デバイスの比較
1. 5.1 関連製品
6 端子構成および機能
1. 6.1 ピン配置図
2. 6.2 ピン属性
  1. 12
  2. 13
3. 6.3 信号の説明
  1. 15
  2. 6.3.1 CPSW3G
    1. 6.3.1.1 メインドメイン
      1. 18
      2. 19
      3. 20
      4. 21
  3. 6.3.2 CPTS
    1. 6.3.2.1 メインドメイン
      1. 24
  4. 6.3.3 CSI-2
    1. 6.3.3.1 メインドメイン
      1. 27
  5. 6.3.4 DDRSS
    1. 6.3.4.1 メインドメイン
      1. 30
  6. 6.3.5 DSS
    1. 6.3.5.1 メインドメイン
      1. 33
  7. 6.3.6 ECAP
    1. 6.3.6.1 メインドメイン
      1. 36
      2. 37
      3. 38
  8. 6.3.7 エミュレーションおよびデバッグ
    1. 6.3.7.1 メインドメイン
      1. 41
    2. 6.3.7.2 MCU ドメイン
      1. 43
  9. 6.3.8 EPWM
    1. 6.3.8.1 メインドメイン
      1. 46
      2. 47
      3. 48
      4. 49
  10. 6.3.9 EQEP
    1. 6.3.9.1 メインドメイン
      1. 52
      2. 53
      3. 54
  11. 6.3.10 GPIO
    1. 6.3.10.1 メインドメイン
      1. 57
      2. 58
    2. 6.3.10.2 MCU ドメイン
      1. 60
  12. 6.3.11 GPMC
    1. 6.3.11.1 メインドメイン
      1. 63
  13. 6.3.12 I2C
    1. 6.3.12.1 メインドメイン
      1. 66
      2. 67
      3. 68
      4. 69
    2. 6.3.12.2 MCU ドメイン
      1. 71
    3. 6.3.12.3 WKUP ドメイン
      1. 73
  14. 6.3.13 MCAN
    1. 6.3.13.1 メインドメイン
      1. 76
    2. 6.3.13.2 MCU ドメイン
      1. 78
      2. 79
  15. 6.3.14 MCASP
    1. 6.3.14.1 メインドメイン
      1. 82
      2. 83
      3. 84
  16. 6.3.15 MCSPI
    1. 6.3.15.1 メインドメイン
      1. 87
      2. 88
      3. 89
    2. 6.3.15.2 MCU ドメイン
      1. 91
      2. 92
  17. 6.3.16 MDIO
    1. 6.3.16.1 メインドメイン
      1. 95
  18. 6.3.17 MMC
    1. 6.3.17.1 メインドメイン
      1. 98
      2. 99
      3. 100
  19. 6.3.18 OLDI
    1. 6.3.18.1 メインドメイン
      1. 103
  20. 6.3.19 OSPI
    1. 6.3.19.1 メインドメイン
      1. 106
  21. 6.3.20 電源
    1. 108
  22. 6.3.21 PRUSS
    1. 6.3.21.1 メインドメイン
      1. 111
      2. 112
  23. 6.3.22 予約済み
    1. 114
  24. 6.3.23 システム、その他
    1. 6.3.23.1 ブートモードの構成
      1. 6.3.23.1.1 メインドメイン
        
        118
    2. 6.3.23.2 クロック
      1. 6.3.23.2.1 MCU ドメイン
        
        121
      2. 6.3.23.2.2 WKUP ドメイン
        
        123
    3. 6.3.23.3 システム
      1. 6.3.23.3.1 メインドメイン
        
        126
      2. 6.3.23.3.2 MCU ドメイン
        
        128
      3. 6.3.23.3.3 WKUP ドメイン
        
        130
    4. 6.3.23.4 VMON
      1. 132
  25. 6.3.24 TIMER
    1. 6.3.24.1 メインドメイン
      1. 135
    2. 6.3.24.2 MCU ドメイン
      1. 137
    3. 6.3.24.3 WKUP ドメイン
      1. 139
  26. 6.3.25 UART
    1. 6.3.25.1 メインドメイン
      1. 142
      2. 143
      3. 144
      4. 145
      5. 146
      6. 147
      7. 148
    2. 6.3.25.2 MCU ドメイン
      1. 150
    3. 6.3.25.3 WKUP ドメイン
      1. 152
  27. 6.3.26 USB
    1. 6.3.26.1 メインドメイン
      1. 155
      2. 156
4. 6.4 ピン接続要件
7 仕様
8 詳細説明
9 アプリケーション、実装、およびレイアウト
1. 9.1 デバイスの接続およびレイアウトの基礎
2. 9.2 ペリフェラルおよびインターフェイス固有の設計情報
10デバイスおよびドキュメントのサポート
11メカニカル、パッケージ、および注文情報
1. 11.1 パッケージ情報

7.11.3.3 クロックのタイミング

このセクションの表と図では、クロック信号のタイミング条件、タイミング要件、スイッチング特性を定義します。

表 7-18 クロックのタイミング条件

パラメータ			最小値	最大値	単位
入力条件
SR_I	入力スルーレート		0.5		V/ns
出力条件
C_L	出力負荷容量	5ns ≦ t_c < 8ns		5	pF
		8ns ≦ t_c < 20ns		10	pF
		20ns ≦ t_c		30	pF

表 7-19 クロックのタイミング要件図 7-14 参照

番号			最小値	最大値	単位
CLK1	t_{c(EXT_REFCLK1)}	最小サイクル時間、EXT_REFCLK1	10		ns
CLK2	t_{w(EXT_REFCLK1H)}	パルス幅、EXT_REFCLK1 High	E*0.45⁽¹⁾	E*0.55⁽¹⁾	ns
CLK3	t_{w(EXT_REFCLK1L)}	パルス幅、EXT_REFCLK1 Low	E*0.45⁽¹⁾	E*0.55⁽¹⁾	ns
CLK1	t_{c(MCU_EXT_REFCLK0)}	最小サイクル時間、MCU_EXT_REFCLK0	10		ns
CLK2	t_{w(MCU_EXT_REFCLK0H)}	パルス幅、MCU_EXT_REFCLK0 High	F*0.45⁽²⁾	F*0.55⁽²⁾	ns
CLK3	t_{w(MCU_EXT_REFCLK0L)}	パルス幅、MCU_EXT_REFCLK0 Low	F*0.45⁽²⁾	F*0.55⁽²⁾	ns
CLK1	t_{c(AUDIO_EXT_REFCLK0)}	最小サイクル時間、AUDIO_EXT_REFCLK0	20		ns
CLK2	t_{w(AUDIO_EXT_REFCLK0H)}	パルス幅、AUDIO_EXT_REFCLK0 High	G*0.45⁽³⁾	G*0.55⁽³⁾	ns
CLK3	t_{w(AUDIO_EXT_REFCLK0L)}	パルス幅、AUDIO_EXT_REFCLK0 Low	G*0.45⁽³⁾	G*0.55⁽³⁾	ns
CLK1	t_{c(AUDIO_EXT_REFCLK1)}	最小サイクル時間、AUDIO_EXT_REFCLK1	20		ns
CLK2	t_{w(AUDIO_EXT_REFCLK1H)}	パルス幅、AUDIO_EXT_REFCLK1 High	H*0.45⁽⁴⁾	H*0.55⁽⁴⁾	ns
CLK3	t_{w(AUDIO_EXT_REFCLK1L)}	パルス幅、AUDIO_EXT_REFCLK1 Low	H*0.45⁽⁴⁾	H*0.55⁽⁴⁾	ns

(1) E = EXT_REFCLK1 サイクル時間 (ns)。

(2) F = MCU_EXT_REFCLK0 サイクル時間 (ns)。

(3) G = AUDIO_EXT_REFCLK0 サイクル時間 (ns)。

(4) H = AUDIO_EXT_REFCLK1 サイクル時間 (ns)。

AM625 AM625-Q1 AM623 AM620-Q1 クロックのタイミング要件

図 7-14 クロックのタイミング要件

表 7-20 クロックのスイッチング特性図 7-15 参照

番号	パラメータ		最小値	最大値	単位
CLK4	t_{c(SYSCLKOUT0)}	最小サイクル時間、SYSCLKOUT0	8		ns
CLK5	t_{w(SYSCLKOUT0H)}	パルス幅、SYSCLKOUT0 High	A*0.4⁽¹⁾	A*0.6⁽¹⁾	ns
CLK6	t_{w(SYSCLKOUT0L)}	パルス幅、SYSCLKOUT0 Low	A*0.4⁽¹⁾	A*0.6⁽¹⁾	ns
CLK4	t_c(OBSCLK0)	最小サイクル時間、OBSCLK0	5		ns
CLK5	t_w(OBSCLK0H)	パルス幅、OBSCLK0 High	B*0.45⁽²⁾	B*0.55⁽²⁾	ns
CLK6	t_w(OBSCLK0L)	パルス幅、OBSCLK0 Low	B*0.45⁽²⁾	B*0.55⁽²⁾	ns
CLK4	t_c(CLKOUT0)	最小サイクル時間、CLKOUT0	20		ns
CLK5	t_w(CLKOUT0H)	パルス幅、CLKOUT0 High	C*0.4⁽³⁾	C*0.6⁽³⁾	ns
CLK6	t_w(CLKOUT0L)	パルス幅、CLKOUT0 Low	C*0.4⁽³⁾	C*0.6⁽³⁾	ns
CLK4	t_{c(MCU_SYSCLKOUT0)}	最小サイクル時間、MCU_SYSCLKOUT0	10		ns
CLK5	t_{w(MCU_SYSCLKOUT0H)}	パルス幅、MCU_SYSCLKOUT0 High	E*0.4⁽⁴⁾	E*0.6⁽⁴⁾	ns
CLK6	t_{w(MCU_SYSCLKOUT0L)}	パルス幅、MCU_SYSCLKOUT0 Low	E*0.4⁽⁴⁾	E*0.6⁽⁴⁾	ns
CLK4	t_{c(MCU_OBSCLK0)}	最小サイクル時間、MCU_OBSCLK0	5		ns
CLK5	t_{w(MCU_OBSCLK0H)}	パルス幅、MCU_OBSCLK0 High	D*0.45⁽⁵⁾	D*0.55⁽⁵⁾	ns
CLK6	t_{w(MCU_OBSCLK0L)}	パルス幅、MCU_OBSCLK0 Low	D*0.45⁽⁵⁾	D*0.55⁽⁵⁾	ns
CLK4	t_{c(WKUP_CLKOUT0)}	最小サイクル時間、WKUP_CLKOUT0	5		ns
CLK5	t_{w(WKUP_CLKOUT0H)}	パルス幅、WKUP_CLKOUT0 High	W*0.4⁽⁶⁾	W*0.6⁽⁶⁾	ns
CLK6	t_{w(WKUP_CLKOUT0L)}	パルス幅、WKUP_CLKOUT0 Low	W*0.4⁽⁶⁾	W*0.6⁽⁶⁾	ns
CLK4	t_{c(AUDIO_EXT_REFCLK0 )}	最小サイクル時間、AUDIO_EXT_REFCLK0 (McASP クロックソース)	20		ns
CLK4	t_{c(AUDIO_EXT_REFCLK0 )}	最小サイクル時間、AUDIO_EXT_REFCLK0 (PLL クロックソース)	10		ns
CLK5	t_{w(AUDIO_EXT_REFCLK0 H)}	パルス幅、AUDIO_EXT_REFCLK0 High	G*0.4⁽⁷⁾	G*0.6⁽⁷⁾	ns
CLK6	t_{w(AUDIO_EXT_REFCLK0 L)}	パルス幅、AUDIO_EXT_REFCLK0 Low	G*0.4⁽⁷⁾	G*0.6⁽⁷⁾	ns
CLK4	t_{c(AUDIO_EXT_REFCLK1 )}	最小サイクル時間、AUDIO_EXT_REFCLK1 (McASP クロックソース)	20		ns
CLK4	t_{c(AUDIO_EXT_REFCLK1 )}	最小サイクル時間、AUDIO_EXT_REFCLK1 (PLL クロックソース)	10		ns
CLK5	t_{w(AUDIO_EXT_REFCLK1 H)}	パルス幅、AUDIO_EXT_REFCLK1 High	J*0.4⁽⁸⁾	J*0.6⁽⁸⁾	ns
CLK6	t_{w(AUDIO_EXT_REFCLK1 L)}	パルス幅、AUDIO_EXT_REFCLK1 Low	J*0.4⁽⁸⁾	J*0.6⁽⁸⁾	ns

(1) A = SYSCLKOUT0 サイクル時間 (ns)。

(2) B = OBSCLK0 サイクル時間 (ns)。

(3) C = CLKOUT0 サイクル時間 (ns)。

(4) E = MCU_SYSCLKOUT0 サイクル時間 (ns)。

(5) D = MCU_OBSCLK0 サイクル時間 (ns)。

(6) W = WKUP_CLKOUT0 サイクル時間 (ns)。

(7) G = AUDIO_EXT_REFCLK0 サイクル時間 (ns)。

(8) J = AUDIO_EXT_REFCLK1 サイクル時間 (ns)。

AM625 AM625-Q1 AM623 AM620-Q1 クロックのスイッチング特性

図 7-15 クロックのスイッチング特性