JAJSOO8 データシート

JAJSOO8B June 2022 – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 概要
1. 3.1 機能ブロック図
4 改訂履歴
5 デバイスの比較
1. 5.1 関連製品
6 端子構成および機能
1. 6.1 ピン配置図
2. 6.2 ピン属性
  1. 12
  2. 13
3. 6.3 信号の説明
  1. 15
  2. 6.3.1 CPSW3G
    1. 6.3.1.1 メインドメイン
      1. 18
      2. 19
      3. 20
      4. 21
  3. 6.3.2 CPTS
    1. 6.3.2.1 メインドメイン
      1. 24
  4. 6.3.3 CSI-2
    1. 6.3.3.1 メインドメイン
      1. 27
  5. 6.3.4 DDRSS
    1. 6.3.4.1 メインドメイン
      1. 30
  6. 6.3.5 DSS
    1. 6.3.5.1 メインドメイン
      1. 33
  7. 6.3.6 ECAP
    1. 6.3.6.1 メインドメイン
      1. 36
      2. 37
      3. 38
  8. 6.3.7 エミュレーションおよびデバッグ
    1. 6.3.7.1 メインドメイン
      1. 41
    2. 6.3.7.2 MCU ドメイン
      1. 43
  9. 6.3.8 EPWM
    1. 6.3.8.1 メインドメイン
      1. 46
      2. 47
      3. 48
      4. 49
  10. 6.3.9 EQEP
    1. 6.3.9.1 メインドメイン
      1. 52
      2. 53
      3. 54
  11. 6.3.10 GPIO
    1. 6.3.10.1 メインドメイン
      1. 57
      2. 58
    2. 6.3.10.2 MCU ドメイン
      1. 60
  12. 6.3.11 GPMC
    1. 6.3.11.1 メインドメイン
      1. 63
  13. 6.3.12 I2C
    1. 6.3.12.1 メインドメイン
      1. 66
      2. 67
      3. 68
      4. 69
    2. 6.3.12.2 MCU ドメイン
      1. 71
    3. 6.3.12.3 WKUP ドメイン
      1. 73
  14. 6.3.13 MCAN
    1. 6.3.13.1 メインドメイン
      1. 76
    2. 6.3.13.2 MCU ドメイン
      1. 78
      2. 79
  15. 6.3.14 MCASP
    1. 6.3.14.1 メインドメイン
      1. 82
      2. 83
      3. 84
  16. 6.3.15 MCSPI
    1. 6.3.15.1 メインドメイン
      1. 87
      2. 88
      3. 89
    2. 6.3.15.2 MCU ドメイン
      1. 91
      2. 92
  17. 6.3.16 MDIO
    1. 6.3.16.1 メインドメイン
      1. 95
  18. 6.3.17 MMC
    1. 6.3.17.1 メインドメイン
      1. 98
      2. 99
      3. 100
  19. 6.3.18 OLDI
    1. 6.3.18.1 メインドメイン
      1. 103
  20. 6.3.19 OSPI
    1. 6.3.19.1 メインドメイン
      1. 106
  21. 6.3.20 電源
    1. 108
  22. 6.3.21 PRUSS
    1. 6.3.21.1 メインドメイン
      1. 111
      2. 112
  23. 6.3.22 予約済み
    1. 114
  24. 6.3.23 システム、その他
    1. 6.3.23.1 ブートモードの構成
      1. 6.3.23.1.1 メインドメイン
        
        118
    2. 6.3.23.2 クロック
      1. 6.3.23.2.1 MCU ドメイン
        
        121
      2. 6.3.23.2.2 WKUP ドメイン
        
        123
    3. 6.3.23.3 システム
      1. 6.3.23.3.1 メインドメイン
        
        126
      2. 6.3.23.3.2 MCU ドメイン
        
        128
      3. 6.3.23.3.3 WKUP ドメイン
        
        130
    4. 6.3.23.4 VMON
      1. 132
  25. 6.3.24 TIMER
    1. 6.3.24.1 メインドメイン
      1. 135
    2. 6.3.24.2 MCU ドメイン
      1. 137
    3. 6.3.24.3 WKUP ドメイン
      1. 139
  26. 6.3.25 UART
    1. 6.3.25.1 メインドメイン
      1. 142
      2. 143
      3. 144
      4. 145
      5. 146
      6. 147
      7. 148
    2. 6.3.25.2 MCU ドメイン
      1. 150
    3. 6.3.25.3 WKUP ドメイン
      1. 152
  27. 6.3.26 USB
    1. 6.3.26.1 メインドメイン
      1. 155
      2. 156
4. 6.4 ピン接続要件
7 仕様
8 詳細説明
9 アプリケーション、実装、およびレイアウト
1. 9.1 デバイスの接続およびレイアウトの基礎
2. 9.2 ペリフェラルおよびインターフェイス固有の設計情報
10デバイスおよびドキュメントのサポート
11メカニカル、パッケージ、および注文情報
1. 11.1 パッケージ情報

6.4 ピン接続要件

このセクションでは、特定の接続要件を持つパッケージボールと、未使用のパッケージボールの接続要件について説明します。

注:

特に記述のない限り、すべての電源ボールにはセクション 7.5 の「推奨動作条件」で規定されている電圧を供給する必要があります。

注:

「未接続のまま」または「接続なし」 (NC) は、これらのデバイスのボール番号に信号トレースを接続できないことを意味します。

表 6-74 接続要件

ALW ボール番号	AMC ボール番号	ボール名	接続要件
D1 B10	B1 A11	MCU_ERRORn TRSTn	PCB 信号トレースが接続されていて、接続されたデバイスでアクティブに駆動されていない場合、これらのボールに関連付けられている入力が有効なロジック Low レベルに保持されるように、各ボールを個別の外付けプル抵抗を介して VSS に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルダウンを使用して有効なロジック Low レベルを保持できます。
E12 C11 E11 F20 A10 A11 B11	D9 B10 C9 E15 C10 D10 B11	EMU0 EMU1 MCU_RESETz RESET_REQz TCK TDI TMS	PCB 信号トレースが接続されていて、接続されたデバイスでアクティブに駆動されていない場合、これらのボールに関連付けられている入力が有効なロジック High レベルに保持されるように、各ボールを個別の外付けプル抵抗を介して対応する電源⁽¹⁾に接続する必要があります。ボールに PCB 信号トレースが接続されていない場合、内部プルアップを使用して有効なロジック High レベルを保持できます。
A8 D10 B9 A9	B9 A10 E9 A9	MCU_I2C0_SCL MCU_I2C0_SDA WKUP_I2C0_SCL WKUP_I2C0_SDA	これらのボールに関連付けられている入力が有効なロジック High レベルに保持されるように、各ボールを個別の外付けプル抵抗を介して対応する電源⁽¹⁾に接続する必要があります。
M25 N23 N24 N25 P24 P22 P21 R23 R24 R25 T25 R21 T22 T24 U25 U24	K19 L19 L20 L21 M21 L17 L18 M20 N20 N21 M17 N18 N17 N19 P19 P20	GPMC0_AD0 GPMC0_AD1 GPMC0_AD2 GPMC0_AD3 GPMC0_AD4 GPMC0_AD5 GPMC0_AD6 GPMC0_AD7 GPMC0_AD8 GPMC0_AD9 GPMC0_AD10 GPMC0_AD11 GPMC0_AD12 GPMC0_AD13 GPMC0_AD14 GPMC0_AD15	目的のデバイスのブートモードを選択するため、これらのボールに関連付けられている入力が適切に有効なロジック High または Low レベルに保持されるように、各ボールを個別の外付けプル抵抗を介して対応する電源⁽¹⁾または VSS に接続する必要があります。
K9 L8 P9 R8 - - M9	K9 L8 J8 K7 C1 U1 L7	VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR_C	DDRSS を使用しない場合は、各ボールを VSS に直接接続する必要があります。
N6 R3 M4 T1 M5 N3 J1 J2 K3 L5 K4 K1 R2 P2 P1 P4 R5 P5 R6 R1 M1 N1 T4 N2 M2 L1 L2 H2 J4 L6 K2 H5 W5 F4 G5 F3 H6 E3 G2 F2 F1 U1 U3 U2 V5 W2 V6 Y1 W1 E1 E2 V1 V2 H1 J3 G1	M1 N1 J3 M2 K5 J2 F5 G5 G4 H4 J5 H5 P4 N2 P2 N4 N3 M3 P5 N5 L5 L3 L4 L2 K4 J1 K1 G3 H2 H3 G1 E3 R4 C2 E4 D3 E5 D2 F3 F1 F2 R3 R2 T2 U2 U3 U4 T4 T5 D1 E1 T1 R1 J4 K2 G2	DDR0_ACT_n DDR0_ALERT_n DDR0_CAS_n DDR0_PAR DDR0_RAS_n DDR0_WE_n DDR0_A0 DDR0_A1 DDR0_A2 DDR0_A3 DDR0_A4 DDR0_A5 DDR0_A6 DDR0_A7 DDR0_A8 DDR0_A9 DDR0_A10 DDR0_A11 DDR0_A12 DDR0_A13 DDR0_BA0 DDR0_BA1 DDR0_BG0 DDR0_BG1 DDR0_CAL0 DDR0_CK0 DDR0_CK0_n DDR0_CKE0 DDR0_CKE1 DDR0_CS0_n DDR0_CS1_n DDR0_DM0 DDR0_DM1 DDR0_DQ0 DDR0_DQ1 DDR0_DQ2 DDR0_DQ3 DDR0_DQ4 DDR0_DQ5 DDR0_DQ6 DDR0_DQ7 DDR0_DQ8 DDR0_DQ9 DDR0_DQ10 DDR0_DQ11 DDR0_DQ12 DDR0_DQ13 DDR0_DQ14 DDR0_DQ15 DDR0_DQS0 DDR0_DQS0_n DDR0_DQS1 DDR0_DQS1_n DDR0_ODT0 DDR0_ODT1 DDR0_RESET0_n	DDRSS を使用しない場合は、未接続のままにします。注：このリストの DDR0 ピンは、VDDS_DDR および VDDS_DDR_C が VSS に接続されている場合のみ未接続のままにできます。VDDS_DDR および VDDS_DDR_C を電源に接続する場合、『DDR 基板の設計およびレイアウトのガイドライン』の定義に従って DDR0 ピンを接続する必要があります。
W12 Y11 Y13	P11 R11 R10	VDDA_CORE_USB VDDA_1P8_USB VDDA_3P3_USB	USB0 と USB1 はこれらの電源レールを共有するため、USB0 または USB1 を使用するときは、これらの各ボールを有効な電源に接続する必要があります。USB0 と USB1 を使用しない場合、これらのボールをそれぞれ VSS に直接接続する必要があります。
AE11 AD11 AE10 AC11 AD10 AE9 AC9 AB10	AA11 Y10 T8 V10 W8 W9 V9 U9	USB0_DM USB0_DP USB0_RCALIB USB0_VBUS USB1_DM USB1_DP USB1_RCALIB USB1_VBUS	USB0 または USB1 を使用しない場合は、それぞれの DM、DP、VBUS ボールを未接続のままにします。注：USB0_RCALIB および USB1_RCALIB ピンは、VDDA_CORE_USB、VDDA_1P8_USB、VDDA_3P3_USB が VSS に接続されている場合のみ未接続のままにできます。VDDA_CORE_USB、VDDA_1P8_USB、VDDA_3P3_USB を電源に接続する場合、USB0_RCALIB ピンと USB1_RCALIB ピンは、個別の適切な外付け抵抗を介して VSS に接続する必要があります。
W13 W14	P12 R12	VDDA_CORE_CSIRX0 VDDA_1P8_CSIRX0	CSIRX0 を使用せず、デバイスのバウンダリスキャン機能が必要な場合は、これらの各ボールを有効な電源に接続する必要があります。CSIRX0 を使用せず、デバイスのバウンダリスキャン機能が不要な場合は、これらのボールをそれぞれ VSS に直接接続することもできます。
AD15 AE15 AB14 AC15 AD14 AE14 AD13 AE13 AB12 AC13 AA14	AA14 AA13 Y13 Y12 V13 V12 U12 U11 W12 W11 T11	CSI0_RXCLKN CSI0_RXCLKP CSI0_RXN0 CSI0_RXP0 CSI0_RXN1 CSI0_RXP1 CSI0_RXN2 CSI0_RXP2 CSI0_RXN3 CSI0_RXP3 CSI0_RXRCALIB	CSIRX0 を使用しない場合は、未接続のままにします。
AA5 Y6 AD3 AB4 Y8 AA8 AB6 AA7 AC6 AC5 AE5 AD6 AE6 AD7 AD8 AE7 AD4 AE3 AE4 AD5	AA2 AA3 V5 V6 U7 U6 W6 W5 AA4 Y5 AA6 AA5 AA10 Y9 AA8 Y8 V7 V8 Y7 AA7	OLDI0_A0N OLDI0_A0P OLDI0_A1N OLDI0_A1P OLDI0_A2N OLDI0_A2P OLDI0_A3N OLDI0_A3P OLDI0_A4N OLDI0_A4P OLDI0_A5N OLDI0_A5P OLDI0_A6N OLDI0_A6P OLDI0_A7N OLDI0_A7P OLDI0_CLK0N OLDI0_CLK0P OLDI0_CLK1N OLDI0_CLK1P	OLDI0 を使用しない場合は、未接続のままにします。
H10	F6	VMON_VSYS	VMON_VSYS を使用しない場合、このボールを VSS に直接接続する必要があります。
G10 K10	H9 K11	VMON_1P8_SOC VMON_3P3_SOC	SOC 電源レールの監視に VMON_1P8_SOC および VMON_3P3_SOC を使用しない場合でも、これらのボールをそれぞれの 1.8V および 3.3V 電源レールに接続する必要があります。

(1) IO にどの電源が関連付けられているかを確認するには、「ピン属性」表を参照してください。

注:

内部プル抵抗は駆動力が弱いため、動作条件によっては有効なロジックレベルを維持するのに十分な電流を供給できない場合があります。この状況は、逆のロジックレベルへのリークがある部品に接続されている場合や、内部抵抗によって有効なロジックレベルにプルされているだけのボールに接続された信号トレースに外部ノイズ源が結合した場合に発生することがあります。そのため、外付けプル抵抗を使って、ボールの有効なロジックレベルを保持することを推奨します。

デバイス IO の多くはデフォルトでオフになっているため、ソフトウェアで各 IO が初期化されるまで、接続されているすべてのデバイスの入力を有効なロジック状態に保持するために、外部プル抵抗が必要になる場合があります。構成可能なデバイス IO の状態は、「ピン属性」表の「リセット時のボールの状態 (RX/TX/PULL)」と「リセット後のボールの状態 (RX/TX/PULL)」列に定義されています。入力バッファ (RX) がオフになっている IO は、フローティング状態にしても、本デバイスに損傷を与えません。ただし、入力バッファ (RX) がオンになっている IO は、V_ILSS と V_IHSS の間の電位にフローティングさせることはできません。入力をこれらのレベルの間の電位にフローティングさせた場合、入力バッファが大電流状態に入ることがあり、IO セルが損傷する可能性があります。