JAJSOP8A November   2023  – August 2024 LP5812

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 タイム クロス マルチプレクシング (TCM) 方式
        1. 6.3.1.1 直接駆動モード
        2. 6.3.1.2 TCM 駆動モード
        3. 6.3.1.3 混在駆動モード
        4. 6.3.1.4 ゴースト除去
      2. 6.3.2 アナログ調光
      3. 6.3.3 PWM調光
      4. 6.3.4 自律型アニメーション エンジン制御
        1. 6.3.4.1 アニメーション エンジン パターン
        2. 6.3.4.2 スロープ制御
        3. 6.3.4.3 アニメーション エンジン ユニット (AEU)
        4. 6.3.4.4 アニメーション ポーズ ユニット (APU)
      5. 6.3.5 保護および診断
        1. 6.3.5.1 LED 開放検出
        2. 6.3.5.2 LED 短絡検出
        3. 6.3.5.3 サーマル・シャットダウン
    4. 6.4 デバイスの機能モード
    5. 6.5 プログラミング
    6. 6.6 レジスタ マップ
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーション
      2. 7.2.2 設計パラメータ
      3. 7.2.3 詳細な設計手順
        1. 7.2.3.1 入力コンデンサの選択
        2. 7.2.3.2 プログラム手順
        3. 7.2.3.3 プログラミング例
      4. 7.2.4 アプリケーション特性の波形
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.5 プログラミング

LP5812 は I2C 標準仕様と互換性があります。このデバイスは、標準モード (最大 100kHz)、ファースト モード (最大 400kHz)、ファースト プラス モード (最大 1MHz) をサポートしています。このデバイスには 4 つの異なるチップ アドレス バージョンがあり、1 つの I2C バスに最大 4 つの並列デバイスを接続できます。

I2C データ処理

SDA ラインのデータは、クロック信号 (SCL) の HIGH 期間中は安定している必要があります。言い換えれば、データ ラインの状態は、クロック信号が LOW のときにしか変更できません。開始条件と停止条件により、データ転送セッションの開始と終了を規定します。開始条件は、SCL ラインが HIGH の間に SDA が HIGH から LOW へ遷移することと定義されています。停止条件は、SCL が HIGH の間に SDA が LOW から HIGH へ遷移することと定義されています。開始条件および停止条件は、常にバス リーダーが生成します。バスは、開始条件の後はビジー状態とみなされ、停止条件の後はフリーとみなされます。データ転送中、バスリーダーは、反復開始条件を生成できます。最初の開始条件と反復開始条件は機能的に同等です。

データの各バイトには、アクノリッジ・ビットが続きます。アクノリッジ関連のクロック パルスはリーダーにより生成されます。アクノリッジ クロック パルスの間に、リーダーは SDA ラインを解放します (HIGH)。このデバイスは、9 回目のクロック パルスの間に SDA ラインをプルダウンすることにより、アクノリッジを通知します。このデバイスは、各バイトが受信された後、アクノリッジを生成します。

各バイトの後というアクノリッジの規則には、例外が 1 つあります。リーダーがレシーバのときには、フォロワーからクロックされた最後のバイトに否定応答すること (ネガティブ アクノリッジ) により、トランスミッタにデータの終了を通知する必要があります。このネガティブ アクノリッジには、アクノリッジ クロック パルス (リーダーが生成) も含まれますが、SDA ラインはプルダウンされません。

I2C のデータ フォーマット

アドレスおよびデータ ビットは、各サイクルにおいて 8 ビット長のフォーマットで MSB ファーストで送信されます。各送信はアドレス バイト 1 から開始されます。このバイトはチップ アドレスの 5 ビット、レジスタ アドレスの上位 2 ビット、および 1 つの読み取り/書き込みビットに分かれています。レジスタ アドレスの他の 8 ビットは、アドレス バイト 2 に配置されます。このデバイスは個別モードとブロードキャスト モードの両方をサポートしています。自動インクリメント機能により、1つの転送で複数の連続レジスタへの書き込み/読み取りが可能です。連続していない場合は、新しい送信を開始する必要があります。ビット 4 およびビット 3 はデバイスによって決定されます。セクション 4 を参照してください。

表 6-5 I2C のデータ フォーマット
アドレス バイト 1 チップ アドレス レジスタ・アドレス R/W
ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット 1 ビット 0
個別 1 0 1 ビット 4 ビット 3 9 番目のビット 8 番目のビット R: 1 W: 0
ブロードキャスト 1 1 0 1 1
アドレス バイト 2 レジスタ・アドレス
ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット 1 ビット 0
7 番目のビット 6 番目のビット 5 番目のビット 4 番目のビット 3 番目のビット 2 番目のビット 1 番目のビット 0 ビット
LP5812 I2C 書き込みタイミング図 6-21 I2C 書き込みタイミング
LP5812 I2C 読み取りタイミング図 6-22 I2C 読み取りタイミング