JAJSOS8E September   2013  – July 2024 SN74LV1T00

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 関連製品
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 動作特性
    8. 6.8 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 クランプ ダイオード構造
      2. 8.3.2 平衡化された CMOS プッシュプル出力
      3. 8.3.3 LVxT 拡張入力電圧
        1. 8.3.3.1 降圧変換
        2. 8.3.3.2 昇圧変換
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 電源に関する推奨事項
    2. 9.2 レイアウト
      1. 9.2.1 レイアウトのガイドライン
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.3.1 クランプ ダイオード構造

図 8-1 に示すように、このデバイスへの出力には正と負の両方のクランプ ダイオードがあり、このデバイスへの入力には負のクランプ ダイオードのみがあります。

注意: 「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。‌入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。
SN74LV1T00 各入力と出力に対するクランプ ダイオードの電気的配置図 8-1 各入力と出力に対するクランプ ダイオードの電気的配置