推奨動作条件範囲内 (特に記述のない限り)
パラメータ |
テスト条件 |
最小値 |
標準値 |
最大値 |
単位 |
全般 |
CVDDIO(1)(2) |
ピンごとの VDDIO 容量 (7) |
|
0.1 |
|
|
µF |
CVDDA(1)(2) |
ピンごとの VDDA 容量 (7) |
|
2.2 |
|
|
µF |
SRVDD33(3) |
3.3V レールの電源ランプ・レート (VDDIO、VDDA) |
|
20 |
|
100 |
mV/µs |
VBOR-VDDIO-GB(5) |
VDDIO ブラウンアウト・リセット電圧ガードバンド |
|
|
0.1 |
|
V |
外部 VREG |
CVDD TOTAL (1)(4) |
合計 VDD 容量(7) |
|
|
10 |
|
µF |
SRVDD12 (3) |
1.2V レールの電源ランプ・レート (VDD) |
|
10 |
|
100 |
mV/µs |
VDDIO - VDD 遅延 (6) |
VDDIO と VDD の間の上昇下降遅延 |
|
0 |
|
|
µs |
内部 VREG |
CVDD TOTAL (1)(4) |
合計 VDD 容量(7) |
|
|
10 |
|
µF |
(1) バルク・コンデンサも使用する必要があります。デカップリング容量の正確な値は、これらのピンに電力を供給するシステム電圧レギュレーション・ソリューションによって決まります。
(2) 3.3V レール (VDDIO、VDDA) は互いに接続し、単一の電源から供給することを推奨します。
(3) 「電源スルーレート」セクションを参照してください。電源上昇下降速度が最大値よりも速いと、オンチップ ESD 保護がトリガされる可能性があります。
(4) デカップリング容量全体の可能な構成については、「パワー・マネージメント・モジュール (PMM)」のセクションを参照してください。
(5) 3.3V VDDIO システム・レギュレータにおいて、通常の電源ノイズまたは負荷過渡イベントによって BOR-VDDIO リセットが発生することを回避するため、テキサス・インスツルメンツは VBOR-VDDIO-GB を推奨します。通常のデバイス動作時に BOR-VDDIO がアクティブになることを防止するためには、優れたシステム・レギュレータ設計および (システム・レギュレータの仕様に従った) デカップリング容量が重要です。VBOR-VDDIO-GB の値は、システム・レベルの設計上の考慮事項であり、ここには、多くのアプリケーションについて一般的な電圧を示しています。
(6) 3.3V レールが上昇してから、1.2V レールが上昇するまでの遅延。許容される電源上昇下降シーケンスについては、「VREG シーケンスの概要」表を参照してください。
(7) コンデンサの最大許容誤差は 20% にする必要があります。