JAJSQ89D december 2015 – september 2020 HD3SS3220
PRODUCTION DATA
最小値 | 公称値 | 最大値 | 単位 | ||
---|---|---|---|---|---|
I2C (SDA、SCL) | |||||
tSU:DAT | データ・セットアップ時間 | 100 | ns | ||
tHD:DAT | データ・セットアップ時間 | 10 | ns | ||
tSU;STA | セットアップ時間、SCL から START 条件 | 0.6 | µs | ||
tHD、STA | ホールド時間、(繰り返し) START 条件から SCL | 0.6 | µs | ||
tSU:STO | STOP 条件のセットアップ時間 | 0.6 | µs | ||
tVD、DAT | データ有効時間 | 0.9 | μs | ||
tVD;ACK | データ有効アクノリッジ時間 | 0.9 | μs | ||
tBUF | STOP 条件と START 条件の間のバス・フリー時間 | 1.3 | µs | ||
fSCL | SCL クロック周波数、ローカル I2C 制御用の I2C モード | 400 | ns | ||
tr | SDA 信号と SCL 信号の両方の立ち上がり時間 | 300 | ns | ||
tf | SDA 信号と SCL 信号の両方の立ち下がり時間 | 300 | ns | ||
CBUS_100KHZ | 100KHz 以下で動作しているときの各バス・ラインの合計容量性負荷 | 400 | pF | ||
CBUS_400KHZ | 400KHz で動作しているときの各バス・ラインの合計容量性負荷。 | 100 | pF | ||
SS マルチプレクサ | |||||
tPD | スイッチ伝搬遅延 (図 6-3 を参照) | 80 | ps | ||
tSW_ON | スイッチング時間 DIR からスイッチ・オン (図 6-2 を参照) | 0.5 | µs | ||
tSW_OFF | スイッチング時間 DIR からスイッチ・オフ (図 6-2 を参照) | 0.5 | µs | ||
tSK_INTRA | ペア内出力スキュー (図 6-3 を参照) | 5 | ps | ||
tSK_INTER | ペア間出力スキュー (図 6-3 を参照) | 20 | ps | ||
パワーオン・タイミング | |||||
tENnCC_HI | VDD5 と VCC33 の両方の電源が安定してから ENn_CC が High になるまでの時間。図 7-3 を参照してください。 | 2 | ms | ||
tVDD5V_PG | VCC33 前に VDD5 が安定している必要のある時間。図 7-2 を参照してください。 | 2 | ms |