JAJSQX3A August   2023  – November 2023 SN74LV8T165-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成と機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 標準的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 LVxT 拡張入力電圧
        1. 7.3.1.1 降圧変換
        2. 7.3.1.2 昇圧変換
      2. 7.3.2 平衡化された CMOS プッシュプル出力
      3. 7.3.3 既知のパワーアップ状態でのラッチ論理
      4. 7.3.4 クランプ・ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する検討事項
        3. 8.2.1.3 出力に関する検討事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータで供給されます。PRR ≤ 1MHz、ZO = 50Ω。

クロック入力の場合、入力デューティ・サイクルが 50% のときに fmax が測定されます。

出力は一度に 1 回ずつ測定され、測定するたびに入力が 1 回遷移します。

SN74LV8T165-Q1 プッシュプル出力の負荷回路
(1) CL にはプローブとテスト装置の容量が含まれます。
図 6-1 プッシュプル出力の負荷回路
SN74LV8T165-Q1 電圧波形、セットアップ時間およびホールド時間図 6-3 電圧波形、セットアップ時間およびホールド時間
SN74LV8T165-Q1 電圧波形、入力および出力の遷移時間
(1) tr と tf の大きいほうは、tt と等しくなります。
図 6-5 電圧波形、入力および出力の遷移時間
SN74LV8T165-Q1 電圧波形、パルス幅図 6-2 電圧波形、パルス幅
SN74LV8T165-Q1 電圧波形の伝搬遅延
(1) tPLH と tPHL の大きいほうは、tpd と等しくなります。
図 6-4 電圧波形の伝搬遅延