JAJSSU9B
October 2023 – May 2024
MSPM0G3505-Q1
,
MSPM0G3506-Q1
,
MSPM0G3507-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
デバイスの比較
6
ピン構成および機能
6.1
ピン配置図
6.2
ピン属性
6.3
信号の説明
6.4
未使用ピンの接続
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報
7.5
電源電流特性
7.5.1
RUN / SLEEP モード
7.5.2
STOP / STANDBY モード
7.5.3
SHUTDOWN モード
7.6
電源シーケンス
7.6.1
電源ランプ
7.6.1.1
POR および BOR
7.7
フラッシュ メモリの特性
7.8
タイミング特性
7.9
クロック仕様
7.9.1
システム発振器 (SYSOSC)
7.9.2
SYSOSC の標準的な周波数精度
7.9.2.1
低周波数発振器 (LFOSC)
7.9.3
システム フェーズ ロック ループ (SYSPLL)
7.9.4
低周波数クリスタル / クロック
7.9.5
高周波数クリスタル / クロック
7.10
デジタル IO
7.10.1
電気的特性
7.10.2
スイッチング特性
7.11
アナログ マルチプレクサ VBOOST
7.12
ADC
7.12.1
電気的特性
7.12.2
スイッチング特性
7.12.3
直線性パラメータ
7.13
代表的な接続図
7.14
温度センサ
7.15
VREF
7.15.1
電圧特性
7.15.2
電気的特性
7.16
コンパレータ (COMP)
7.16.1
コンパレータ電気的特性
7.17
DAC
7.17.1
DAC 電源仕様
7.17.2
DAC 出力仕様
7.17.3
DAC 動的仕様
7.17.4
DAC 直線性仕様
7.17.5
DAC タイミング仕様
7.18
GPAMP
7.18.1
電気的特性
7.18.2
スイッチング特性
7.19
OPA
7.19.1
電気的特性
7.19.2
スイッチング特性
7.19.3
PGA モード
7.20
I2C
7.20.1
I2C 特性
7.20.2
I2C フィルタ
7.20.2.1
I2C のタイミング図
7.21
SPI
7.21.1
SPI
7.21.2
SPI タイミング図
7.22
UART
7.23
TIMx
7.24
TRNG
7.24.1
TRNG 電気的特性
7.24.2
TRNG スイッチング特性
7.25
エミュレーションおよびデバッグ
7.25.1
SWD タイミング
8
詳細説明
8.1
CPU
8.2
動作モード
8.2.1
動作モード別の機能 (MSPM0G350x)
8.3
パワー マネージメント ユニット (PMU)
8.4
クロック モジュール (CKM)
8.5
DMA
8.6
イベント
8.7
メモリ
8.7.1
メモリ構成
8.7.2
ペリフェラル・ファイル・マップ
8.7.3
ペリフェラルの割り込みベクタ
8.8
フラッシュ メモリ
8.9
SRAM
8.10
GPIO
8.11
IOMUX
8.12
ADC
8.13
温度センサ
8.14
VREF
8.15
COMP
8.16
DAC
8.17
OPA
8.18
GPAMP
8.19
TRNG
8.20
AES
8.21
CRC
8.22
MATHACL
8.23
UART
8.24
I2C
8.25
SPI
8.26
CAN-FD
8.27
WWDT
8.28
RTC
8.29
タイマ (TIMx)
8.30
デバイスのアナログ接続
8.31
入力 / 出力の回路図
8.32
シリアル ワイヤ デバッグ インターフェイス
8.33
ブートストラップ ローダ (BSL)
8.34
デバイス ファクトリ定数
8.35
識別
9
アプリケーション、実装、およびレイアウト
9.1
代表的なアプリケーション
9.1.1
回路図
10
デバイスおよびドキュメントのサポート
10.1
入門と次のステップ
10.2
デバイス命名規則
10.3
ツールとソフトウェア
10.4
ドキュメントのサポート
10.5
サポート・リソース
10.6
商標
10.7
静電気放電に関する注意事項
10.8
用語集
11
改訂履歴
12
メカニカル、パッケージ、および注文情報
8.7
メモリ