JAJSSU9 データシート

JAJSSU9B October 2023 – May 2024 MSPM0G3505-Q1 , MSPM0G3506-Q1 , MSPM0G3507-Q1

PRODUCTION DATA

7.21.1 SPI

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
SPI
f_SPI	SPI クロック周波数	最大クロック速度 = 32MHz 1.62 < VDD < 3.6V コントローラモード			16	MHz
f_SPI	SPI クロック周波数	最大クロック速度 = 32MHz 1.62 < VDD < 3.6V ペリフェラルモード			16	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=32MHz 1.62 < VDD < 3.6V コントローラモード			16	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=48MHz 1.62 < VDD < 2.7V 高速 IO のコントローラモード			24	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=64MHz 2.7 < VDD < 3.6V 高速 IO のコントローラモード			32	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=32MHz 1.62 < VDD < 3.6V ペリフェラルモード			16	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=48MHz 1.62 < VDD < 2.7V 高速 IO のペリフェラルモード			24	MHz
f_SPI	SPI クロック周波数	最大クロック速度 >=64MHz 2.7 < VDD < 3.6V 高速 IO のペリフェラルモード			32	MHz
DC_SCK	SCK のデューティサイクル		40	50	60	%
コントローラ
t_{SCLK_H/L}	SCLK High または Low 時間		(t_SPI/2) - 1	t_SPI/2	(t_SPI/2) + 1	ns
t_CS.LEAD	CS 進み時間、CS アクティブからクロックまで	SPH=0	1 SPI クロック
t_CS.LEAD	CS 進み時間、CS アクティブからクロックまで	SPH=1	1/2 SPI クロック
t_CS.LAG	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1 SPI クロック
t_CS.ACC	CS アクセス時間、CS アクティブから PICO データ出力まで				1/2 SPI クロック
t_CS.DIS	CS ディセーブル時間、CS 非アクティブから PICO 高インピーダンスまで				1 SPI クロック
t_SU.CI	POCI 入力データのセットアップ時間 ⁽¹⁾	2.7 < VDD < 3.6V、遅延サンプリングがイネーブル	1			ns
t_SU.CI	POCI 入力データのセットアップ時間 ⁽¹⁾	1.62 < VDD < 2.7V、遅延サンプリングがイネーブル	1			ns
t_SU.CI	POCI 入力データのセットアップ時間 ⁽¹⁾	2.7 < VDD < 3.6V、遅延サンプリングなし	29			ns
t_SU.CI	POCI 入力データのセットアップ時間 ⁽¹⁾	1.62 < VDD < 2.7V、遅延サンプリングなし	37			ns
t_HD.CI	POCI 入力データホールド時間	遅延サンプリングがイネーブル	24			ns
t_HD.CI	POCI 入力データホールド時間	遅延サンプリングなし	0			ns
t_VALID.CO	PICO 出力データの有効時間 ⁽²⁾				10	ns
t_HD.CO	PICO 出力データのホールド時間 ⁽³⁾		6			ns
ペリフェラル
t_CS.LEAD	CS 進み時間、CS アクティブからクロックまで		11			ns
t_CS.LAG	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1			ns
t_CS.ACC	CS アクセス時間、CS アクティブから POCI データ出力まで				26	ns
t_CS.DIS	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで				26	ns
t_SU.PI	PICO 入力データセットアップ時間		7			ns
t_HD.PI	PICO 入力データホールド時間		0			ns
t_VALID.PO	POCI 出力データの有効時間 ⁽²⁾	2.7 < VDD < 3.6V			25	ns
t_VALID.PO	POCI 出力データの有効時間 ⁽²⁾	1.62 < VDD < 2.7V			31	ns
t_HD.PO	POCI 出力データのホールド時間 ⁽³⁾		5			ns

(1) 遅延サンプリング機能がイネーブルのとき、POCI 入力データのセットアップ時間を完全に補償できます。

(2) 出力が SCLK クロックエッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。

(3) 出力が SCLK クロックエッジを変更した後、出力のデータが有効である間の時間を規定します。