JAJSU45C October   2006  – April 2024 TLC555-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性：VDD = 5 V
    6. 5.6 電気的特性：VDD = 15 V
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 モノステーブル動作
      2. 6.3.2 非安定動作
      3. 6.3.3 周波数分周器
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ミッシング パルス検出器
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 パルス幅変調
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
      3. 7.2.3 パルス位置変調
        1. 7.2.3.1 設計要件
        2. 7.2.3.2 詳細な設計手順
        3. 7.2.3.3 アプリケーション曲線
      4. 7.2.4 シーケンシャル タイマ
        1. 7.2.4.1 設計要件
        2. 7.2.4.2 詳細な設計手順
        3. 7.2.4.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.3.1 モノステーブル動作

モノステーブル動作で、これらのタイマのいずれかを接続する方法を 図 6-2 に示します。出力が Low の場合、トリガ (TRIG) に負方向のパルスを印加するとフリップ フロップが設定され (Q が Low になる)、出力が High に駆動され、Q1 がオフになります。コンデンサ C は、コンデンサの両端の電圧がスレッショルド (THRES) 入力のスレッショルド電圧に達するまで、RA 経由で充電されます 。TRIG が High レベルに戻ると、スレッショルド コンパレータの出力によってフリップ フロップがリセットされ (Q が High になる)、出力が Low に駆動され、Q1 経由で C が放電します。

TLC555-Q1 モノステーブル動作回路図 6-2 モノステーブル動作回路

TRIG 電圧がトリガ スレッショルドを下回ると、モノステーブル動作が開始されます。開始すると、タイミング インターバルの終了前に少なくとも 10µs にわたって TRIG が High である場合にのみ、シーケンスは終了します。トリガがグランドに接続されたとき、コンパレータの保存時間は 10µs にまで延ばすことができ、これにより 10µs に対する最小モノステーブル パルス幅が制限されます。スレッショルド レベルと Q1 の飽和電圧により、出力パルス幅は約 tw = 1.1RAC となります。図 6-3 は、RA および C のさまざまな値に対する時定数のプロットです。スレッショルド レベルと充電レートは、電源電圧 (VDD) に正比例します。その結果、タイム インターバルの間、電源電圧が一定であれば、タイミング インターバルは電源電圧に依存しません。

タイミング インターバルの間に、RESET と TRIG に同時に負方向のトリガ パルスを印加すると、C が放電し、サイクルが再開され、リセット パルスの正のエッジから始まります。リセットパルスが Low である間、出力は Low に保持されます。誤トリガを防止するため、リセットを使用していないときはリセットを VDD に接続します。リセット機能が必要で、ピンが外部ロジックまたはマイクロコントローラによって駆動される場合は、リセットピンがフローティングにならないように、VDD にプルアップ抵抗 (10kΩ など) を使用してください。リセット機能が必要ない場合は、リセットピンを直接 VDD ピンに短絡します。

TLC555-Q1 代表的なモノステーブル波形図 6-3 代表的なモノステーブル波形
TLC555-Q1 出力パルス幅と容量との関係図 6-4 出力パルス幅と容量との関係