JAJSUO4F September   2000  – May 2024 SN74LV20A

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 ピン構成および機能
  5. 4 仕様
    1. 4.1  絶対最大定格
    2. 4.2  ESD 定格
    3. 4.3  推奨動作条件
    4. 4.4  熱に関する情報
    5. 4.5  電気的特性
    6. 4.6  スイッチング特性、VCC = 2.5 V ± 0.2 V
    7. 4.7  スイッチング特性、VCC = 3.3 V ± 0.3 V
    8. 4.8  スイッチング特性、VCC = 5 V ± 0.5 V
    9. 4.9  ノイズ特性
    10. 4.10 動作特性
  6. 5 パラメータ測定情報
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 電源に関する推奨事項
    2. 7.2 レイアウト
      1. 7.2.1 レイアウトのガイドライン
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート (アナログ)
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.1 概要

SN74LV20A デバイスは、ブール関数 Y = A • B • C • D、すなわち Y = A + B + C + D を正論理で実行します。

これらのデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。