JAJSV11 データシート

JAJSV11C September 2011 – July 2024 UCC28063

PRODUCTION DATA

6.5 電気的特性

特に記述のない限り、VCC = 16V、AGND = PGND = 0V、VINAC = 3V、VSENSE = 6V、HVSEN = 3V、PHB = 5V、R_TSET = 133kΩ、すべての電圧値は GND を基準にしており、すべての出力は無負荷、-40℃ < T_J = T_A < 125℃であり、電流は、指定されたピンに流れ込む方向が正、そのピンから流れ出る方向が負です。

パラメータ		テスト条件	最小値	代表値	最大値	単位
VCC バイアス電源
VCC_SHUNT	VCC シャント電圧 ⁽¹⁾	I_VCC = 10mA	22	24	26	V
I_VCC(ULVO)	VCC 電流、UVLO	VCC = 11.4V (ターンオンの前)		95	200	µA
I_VCC(stby)	VCC 電流、ディセーブル	VSENSE = 0 V		100	200	µA
I_VCC(on)	VCC 電流、イネーブル	VSENSE = 2 V		5	8	mA
低電圧誤動作防止 (UVLO)
VCC_ON	VCC ターンオンスレッショルド	VCC 立ち上がり	11.5	12.6	13.5	V
VCC_OFF	VCC ターンオフスレッショルド	VCC 立ち下がり	9.5	10.35	11.5
	UVLO ヒステリシス		1.85	2.15	2.45
リファレンス
V_REF	VREF 出力電圧、無負荷	I_VREF = 0mA	5.82	6.00	6.18	V
	負荷による VREF の変化	0mA ≦ I_VREF ≦ -2mA		-1	-6	mV
	VCC による VREF の変化	12V ≦ VCC ≦ 20V		2	10	mV
エラーアンプ
VSENSEreg25	VSENSE 入力レギュレーション電圧	T_A = 25℃	5.85	6	6.15	V
VSENSEreg	VSENSE 入力レギュレーション電圧		5.82	6	6.18	V
I_VSENSE	VSENSE 入力バイアス電流	レギュレーション中	50	100	150	nA
V_ENAB	VSENSE イネーブルスレッショルド、立ち上がり		1.15	1.25	1.35	V
	VSENSE イネーブルヒステリシス		0.02	0.07	0.15
V_COMPCLMP	COMP 高電圧、クランプ	VSENSE = VSENSEreg - 0.3V	4.70	4.95	5.10
	COMP Low 電圧、飽和	VSENSE = VSENSEreg + 0.3V		0.03	0.125
g_M	VSENSE - COMP トランスコンダクタンス、小信号	0.99(VSENSEreg) < VSENSE < 1.01(VSENSEreg)、COMP = 3V	40	55	70	µS
	COMP の大信号ゲインを有効化するための VSENSE 立ち上がりスレッショルド、パーセント	VSENSEreg に対する相対値、COMP = 3V	3.25%	5%	6.75%
	COMP の大信号ゲインを有効化するための VSENSE 立ち下がりスレッショルド、パーセント	VSENSEreg に対する相対値、COMP = 3V	-3.25%	-5%	-6.75%
	VSENSE - COMP トランスコンダクタンス、大信号	VSENSE = VSENSEreg - 0.4V、 COMP = 3V	210	290	370	µS
	VSENSE - COMP トランスコンダクタンス、大信号	VSENSE = VSENSEreg + 0.4V、 COMP = 3V	210	290	370	µS
	COMP 最大ソース電流	VSENSE = 5V、COMP = 3V	-80	-125	-170	µA
R_COMPDCHG	COMP 放電抵抗	HVSEN = 5.2V、COMP = 3V	1.6	2	2.4	kΩ
I_DODCHG	ドロップアウト時の COMP 放電電流	VSENSE = 5V、VINAC = 0.3V	3.2	4	4.8	µA
V_{LOW_OV}	VSENSE 過電圧スレッショルド、立ち上がり	VSENSEreg に対する相対値	7%	8%	10%
	VSENSE 過電圧ヒステリシス	V_{LOW_OV} に対する相対値	-1.5%	-2%	-3%
V_{HIGH_OV}	VSENSE 第 2 過電圧スレッショルド、立ち上がり	VSENSEreg に対する相対値	10.5%	11.3%	14%
ソフトスタート
V_SSTHR	COMP ソフトスタートスレッショルド、立ち下がり	VSENSE = 1.5 V	15	23	30	mV
I_SS,FAST	COMP ソフトスタート電流、高速	ソフトスタート状態、V_ENAB < VSENSE < VREF/2	-80	-125	-170	µA
I_SS,SLOW	COMP ソフトスタート電流、低速	ソフトスタート状態、VREF/2 < VSENSE < 0.88VREF	-11.5	-16	-20	µA
K_EOSS	VSENSE ソフトスタート終了スレッショルド係数	VSENSEreg のパーセント	96.5%	98.3%	99.8%
出力監視
V_PWMCNTL	PWMCNTL の HVSEN スレッショルド	HVSEN 立ち上がり	2.35	2.50	2.65	V
I_HVSEN	HVSEN 入力バイアス電流、High	HVSEN = 3 V		±0.03	±0.5	µA
I_{HV_HYS}	HVSEN ヒステリシスバイアス電流、Low	HVSEN = 2 V	9.2	11.4	14	µA
V_{HV_OV_FLT}	過電圧フォルトの HVSEN スレッショルド	HVSEN 立ち上がり	4.64	4.87	5.1	V
V_{HV_OV_CLR}	過電圧クリアの HVSEN スレッショルド	HVSEN 立ち下がり	4.45	4.67	4.8
V_{COMP_PHFOFF}	位相障害監視無効化スレッショルド	COMP 立ち下がり	0.21	0.225	0.25
V_{COMP_PHFHYS}	位相障害監視ヒステリシス	COMP 立ち上がり		0.051
	PWMCNTL 出力電圧 Low	HVSEN = 3V、I_PWMCNTL = 5mA、 COMP = 0V		0.2	0.5
t_PHFDLY	PWMCNTL High までの位相障害フィルタ時間	PHB = 5V、ZCDA スイッチング、 ZCDB = 0.5V、COMP = 3V	7.9	12	17	ms
I_{PWMCNTL_LEAK}	PWMCNTL リーク電流、High	HVSEN = 2V、PWMCNTL = 15V		±0.03	±0.5	µA
ゲート駆動 ⁽²⁾
	GDA、GDB 出力電圧、High	I_GDA、I_GDB = -100mA	11.5	12.4	15	V
	GDA、GDB オン抵抗、High	I_GDA、I_GDB = -100mA		8.8	14	Ω
	GDA、GDB 出力電圧、Low	I_GDA、I_GDB = 100mA		0.18	0.32	V
	GDA、GDB オン抵抗、Low	I_GDA、I_GDB = 100mA		2	3.2	Ω
	GDA、GDB 出力電圧 High、クランプ	VCC = 20V、I_GDA、I_GDB = -5mA	12	13.5	15	V
	GDA、GDB 出力電圧 High、Low VCC	VCC = 12V、I_GDA、I_GDB = -5mA	10	10.5	11.5	V
	立ち上がり時間	1V から 9V まで、C_LOAD = 1nF		18	30	ns
	立ち下がり時間	9V から 1V まで、C_LOAD = 1nF		12	25	ns
	GDA、GDB 出力電圧、UVLO	VCC = 3.0V、I_GDA、I_GDB = 2.5mA		100	200	mV
ゼロ電流検出器
	ZCDA、ZCDB 電圧スレッショルド、立ち下がり		0.8	1	1.2	V
	ZCDA、ZCDB 電圧スレッショルド、立ち上がり		1.5	1.7	1.9
	ZCDA、ZCDB クランプ、High	I_ZCDA = +2mA、I_ZCDB = +2mA	2.6	3	3.4
	ZCDA、ZCDB クランプ、Low	I_ZCDA = -2mA、I_ZCDB = -2mA	0	-0.2	-0.4
	ZCDA、ZCDB 入力バイアス電流	ZCDA = 1.4V、ZCDB = 1.4V		±0.03	±0.5	µA
	GDA、GDB 出力までの ZCDA、ZCDB 遅延 ⁽²⁾	ZCDx 入力の立ち下がり (1V) から、対応するゲート駆動出力の立ち上がり (10%) まで		50	100	ns
	ZCDA ブランキング時間 ⁽³⁾	GDA 立ち上がりおよび GDA 立ち下がりから		100
	ZCDB ブランキング時間 ⁽³⁾	GDB 立ち上がりおよび GDB 立ち下がりから		100
電流検出
	CS 入力バイアス電流、2 相	立ち上がりスレッショルド時	-120	-166	-200	µA
	CS 電流制限立ち上がりスレッショルド、2 相	PHB = 5 V	-0.18	-0.2	-0.22	V
	CS 電流制限立ち上がりスレッショルド、単相	PHB = 0 V	-0.149	-0.166	-0.183
	CS 電流制限リセット立ち下がりスレッショルド		-0.003	-0.015	-0.025
	CS 電流制限応答時間 ⁽²⁾	CS が (スレッショルド - 0.05V) を超えてから GDx が 10% 低下するまで		60	100	ns
	CS ブランキング時間	GDx の立ち上がりおよび立ち下がりエッジから		100		ns
VINAC 入力
I_VINAC	VINAC 入力バイアス電流、ブラウンアウトの上	VINAC = 2 V		±0.03	±0.5	µA
V_BODET	VINAC ブラウンアウト検出スレッショルド	VINAC 立ち下がり	1.33	1.39	1.44	V
t_BODLY	VINAC ブラウンアウトフィルタ時間	ブラウンアウトフィルタ時間の間、VINAC はブラウンアウト検出スレッショルドを下回っています。	340	440	540	ms
V_BOHYS	VINAC ブラウンアウトスレッショルドのヒステリシス	VINAC 立ち上がり	30	62	75	mV
I_BOHYS	VINAC ブラウンアウトヒステリシス電流	t_BODLY より長い間、VINAC = 1V	1.6	2	2.5	µA
V_DODET	VINAC ドロップアウト検出スレッショルド	VINAC 立ち下がり	0.315	0.35	0.38	V
t_DODLY	VINAC ドロップアウトフィルタ時間	ドロップアウトフィルタ時間の間、VINAC はドロップアウト検出スレッショルドを下回っています。	3.5	5	7	ms
V_DOCLR	VINAC ドロップアウトクリアスレッショルド	VINAC 立ち上がり	0.67	0.71	0.75	V
パルス幅変調器
K_T	オン時間係数、位相 A および B	VSENSE = 5.8V ⁽⁴⁾	3.6	4.0	4.4	μs/V
K_TS	オン時間係数、単相、A	VSENSE = 5.8V、PHB = 0V ⁽⁴⁾	7.2	8.0	8.9	μs/V
	位相 B と位相 A のオン時間一致誤差	VSENSE = 5.8 V		±2%	±6%
	ゼロクロス歪み補正による追加オン時間	COMP = 0.25V、VINAC = 1V	1.2	2	2.8	μs
	ゼロクロス歪み補正による追加オン時間	COMP = 0.25V、VINAC = 0.1V	12.6	20	29	μs
V_PHBF	PHB スレッショルド立ち下がり、単相動作まで	GDB 出力シャットダウンまで、VINAC = 1.5V	0.7	0.8	0.9	V
V_PHBR	PHB スレッショルド立ち上がり、2 相動作まで	GDB 出力動作まで、VINAC = 1.5V	0.9	1	1.1	V
T_MIN	最小スイッチング周期	R_TSET = 133kΩ ⁽⁴⁾	1.7	2.2	3	μs
T_START	PWM 再起動時間	ZCDA = ZCDB = 2V ⁽⁵⁾	165	210	265	μs
サーマルシャットダウン
T_J	サーマルシャットダウン温度	温度上昇 ⁽⁶⁾		160		℃
T_J	サーマルリスタート温度	温度低下 ⁽⁶⁾		140		℃

(1) 過剰な VCC 入力電圧および電流は本デバイスを損傷させます。このクランプは、レギュレートされていないバイアス電源から本デバイスを保護することはしません。レギュレートされていないバイアス電源を使う場合、UA78L15A などの直列接続の固定正電圧レギュレータを使うことを推奨します。VCC の電圧、電流、接合部温度の制限値については、「絶対最大定格」表を参照してください。

(2) 代表的なゲート駆動波形については、「代表的特性」の図 6-13、図 6-14、図 6-15、図 6-16 を参照してください。

(3) ZCD ブランキング時間は設計により保証されています。

(4) ゲート駆動オン時間は (V_COMP - 0.125V) に比例します。オン時間比例係数 K_T は、R_TSET 値で直線的にスケーリングされ、2 相モードと単相モードでは異なります。スイッチング周期の最小値は R_TSET に比例します。

(5) ZCDA と ZCDB の両方の立ち下がりエッジが再起動時間の間検出されない場合、GDA と GDB の両方で出力オン時間が生成されます。単相モードでは、ZCDA 入力と GDA 出力に再起動時間が適用されます。

(6) 通常の動作範囲より高い温度では、サーマルシャットダウンが作動します。通常動作温度を上回る温度でのデバイス性能は、規定も保証もされていません。