JAJSV50E August   1995  – August 2024 SN54AC10 , SN74AC10

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 概要
  4. 3 Pin Configuration and Functions
  5. 4 Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 Recommended Operating Conditions
    3. 4.3 Thermal Information
    4. 4.4 Electrical Characteristics
    5. 4.5 Switching Characteristics, VCC = 3.3 V ± 0.3 V
    6. 4.6 Switching Characteristics, VCC = 5 V ± 0.5 V
    7. 4.7 Operating Characteristics
  6. 5 Parameter Measurement Information
  7. 6 Detailed Description
    1. 6.1 Functional Block Diagram
    2. 6.2 Device Functional Modes
  8. 7 Application and Implementation
    1. 7.1 Power Supply Recommendations
    2. 7.2 Layout
      1. 7.2.1 Layout Guidelines
  9. 8 Device and Documentation Support
    1. 8.1 Documentation Support (Analog)
      1. 8.1.1 Related Links
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 Trademarks
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

2 概要

'AC10 デバイスには、3 つの独立した 3 入力 NAND ゲートが内蔵されています。ブール関数 Y = A • B • C、すなわち Y = A + B + C を正論理で実行します。

製品情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SNx4AC10 DB (SSOP、14) 6.2mm × 7.8mm 6.2mm × 5.3mm
D (SOIC、14) 8.65mm × 6mm 8.65mm × 3.9mm
N (PDIP、14) 19.3mm × 9.4mm 19.3mm × 6.35mm
NS (SO、14) 10.2mm × 7.8mm 10.3mm × 5.3mm
PW (TSSOP、14) 5mm × 6.4mm 5mm × 4.4mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54AC10 SN74AC10 各ゲートの論理図 (正論理)各ゲートの論理図 (正論理)