JAJSVB7 September 2024 TPLD801-Q1
ADVANCE INFORMATION
7.3.3.6 4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
このマクロセルは 4 ビット LUT とカウンタ / 遅延ジェネレータ (CNT/DLY) のどちらかとして機能できます。
図 7-8 4 ビット LUT または 8 ビット CNT/DLY のブロック図LUT 機能を実装するために使用する場合、4 ビット LUT は接続マルチプレクサから 4 つの入力信号を取り込み、単一出力を生成します。その出力は接続マルチプレクサに戻ります。これらの LUT は、標準デジタル ロジック機能 (AND、NAND、OR、NOR、XOR、XNOR、INV) を含む任意の 4 入力ユーザー定義機能に構成できます。
表 7-11 に、4 ビット LUT の真理値表を示します。
表 7-11 4 ビット LUT の真理値表
| IN3 | IN2 | IN1 | IN0 | OUT |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | ユーザー定義 |
| 0 | 0 | 0 | 1 | |
| 0 | 0 | 1 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | |
| 0 | 1 | 0 | 1 | |
| 0 | 1 | 1 | 0 | |
| 0 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | |
| 1 | 0 | 0 | 1 | |
| 1 | 0 | 1 | 0 | |
| 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | 0 | |
| 1 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 0 | |
| 1 | 1 | 1 | 1 |
出力機能を定義するため、各 4 ビット LUT は OTP 内に 16 のビットを備えています。
8 ビット カウンタ / 遅延機能を実装するために使用する場合、接続マルチプレクサからの 2 つの入力信号は、カウンタ / 遅延マクロセルのクロック (CLK) とリセット (RST/DLY IN) に入力され、その出力は接続マルチプレクサに戻ります。カウンタとして本マクロセルは、定められたデータ値をカウントし、設定値に達すると、パルスを生成し、またはリセットします。遅延として本マクロセルは、レジスタ値の関数として設定された期間だけ立ち上がりエッジおよび / または立ち下がりエッジを遅らせます。
CNT/DLY マクロセルの詳細については、セクション 7.3.4 を参照してください。