JAJSVB7 September 2024 TPLD801-Q1
ADVANCE INFORMATION
7.3.4.2 カウンタ モードのリセット
カウンタ (CNT) として構成し、IN 入力に有効なエッジが表示されると、このマクロセルは内部カウンタを 0 にリセットし、次の立ち上がりクロック エッジで DATA からカウントダウンを開始します。その後、カウントが 0 に達した時点で、マクロセルは 1 CLK 周期の間パルスを出力し、DATA の値にラップアラウンドします。カウンタは、別のリセットを受信するまで継続的に動作します。カウンタがリセットされるエッジは、エッジ選択パラメータによって決定され、次のように構成できます。
Rising：IN の立ち上がりエッジのみがカウンタをリセットします。
Falling：IN の立ち下がりエッジのみがカウンタをリセットします。
Both：IN の立ち上がりエッジと立ち下がりエッジの両方で、カウンタがリセットされます。
High Level Reset：IN が High のときは常にカウンタは 0 にリセットされ、リセット後、カウンタ出力は次の立ち上がり CLK エッジまで Low に維持され、その後は通常動作します。
カウンタ時間は、COUNT = (DATA + 1)/fCLK によって計算されます。リセット後、クロック同期のためにさらに 2 クロック サイクルが追加されますが、クロック同期をバイパスするオプションもあります。
図 7-13および図 7-14に、それぞれ DATA=1 および DATA=3 でのエッジ選択パラメータごとのカウンタ出力タイミング図の例を示します。
図 7-13 カウンタ出力タイミングの例 (DATA = 1)
図 7-14 カウンタ出力タイミングの例 (DATA = 3)図 7-15に、IN 信号がカウンタの長さより短い場合のカウンタ マクロセルの動作の例を示します (エッジ選択パラメータが「Both」に設定されている場合に表示)。
図 7-15 RST < DATA (DATA = 3) でのカウンタ出力タイミング例