JAJSVF4 October   2024 SN74AC164-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     13
    8. 5.7 スイッチング特性
    9. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 ラッチ ロジック
      3. 7.3.3 標準 CMOS 入力
      4. 7.3.4 ウェッタブル フランク
      5. 7.3.5 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
        4. 8.2.1.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

SN74AC164-Q1 PW パッケージ、14 ピン TSSOP (上面図)図 4-1 PW パッケージ、
14 ピン TSSOP
(上面図)
SN74AC164-Q1 WBQA パッケージ14 ピン WQFN (上面図)図 4-2 WBQA パッケージ
14 ピン WQFN
(上面図)
表 4-1 ピンの機能
ピン 種類 (1) 説明
名称 番号
A 1 I ゲート付きシリアル入力 A
B 2 I ゲート付きシリアル入力 B
QA 3 O パラレル出力 A
QB 4 O パラレル出力 B
QC 5 O パラレル出力 C
QD 6 O パラレル出力 D
GND 7 G グランド
CLK 8 I クロック、立ち上がりエッジトリガ
CLR 9 I シフト レジスタ クリア入力、アクティブ LOW
QE 10 O パラレル出力 E
QF 11 O パラレル出力 F
QG 12 O パラレル出力 G
QH 13 O パラレル出力 H
VCC 14 P 正電源
放熱パッド(2) — サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
(1) 信号タイプ：I = 入力、O = 出力、P = 電源、G = グランド。
(2) WBQA パッケージのみ。