JAJSVL6 November   2024 F29H850TU

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明
      1. 5.3.1 アナログ信号
      2. 5.3.2 デジタル信号
      3. 5.3.3 電源およびグランド
      4. 5.3.4 テスト、JTAG、リセット
    4. 5.4 内部プルアップおよびプルダウン付きのピン
    5. 5.5 ピン多重化
      1. 5.5.1 GPIO 多重化ピン
    6. 5.6 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  F29H85x ESD 定格 - 民生用
    3. 6.3  F29H85x ESD 定格 - 車載用
    4. 6.4  F29P58x ESD 定格 - 民生用
    5. 6.5  F29P58x ESD 定格 - 車載用
    6. 6.6  推奨動作条件
    7. 6.7  消費電力の概略
      1. 6.7.1 システム消費電流 VREG イネーブル
      2. 6.7.2 システム消費電流 VREG ディセーブル - 外部電源
      3. 6.7.3 動作モード テストの説明
      4. 6.7.4 消費電流の低減
        1. 6.7.4.1 ペリフェラル ディセーブル時の標準的な電流低減
    8. 6.8  電気的特性
    9. 6.9  ZEX パッケージの熱抵抗特性
    10. 6.10 PTS パッケージの熱抵抗特性
    11. 6.11 RFS パッケージの熱抵抗特性
    12. 6.12 PZS パッケージの熱抵抗特性
    13. 6.13 熱設計の検討事項
    14. 6.14 システム
      1. 6.14.1  パワー マネージメント モジュール (PMM)
        1. 6.14.1.1 概要
        2. 6.14.1.2 概要
          1. 6.14.1.2.1 電源レール監視
            1. 6.14.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 6.14.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 6.14.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.14.1.2.2 外部監視回路の使用
          3. 6.14.1.2.3 遅延ブロック
          4. 6.14.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
          5. 6.14.1.2.5 VREGENZ
        3. 6.14.1.3 外付け部品
          1. 6.14.1.3.1 デカップリング・コンデンサ
            1. 6.14.1.3.1.1 VDDIO デカップリング
            2. 6.14.1.3.1.2 VDD デカップリング
        4. 6.14.1.4 電源シーケンス
          1. 6.14.1.4.1 電源ピンの一括接続
          2. 6.14.1.4.2 信号ピンの電源シーケンス
          3. 6.14.1.4.3 電源ピンの電源シーケンス
            1. 6.14.1.4.3.1 外部 VREG/VDD モード シーケンス
            2. 6.14.1.4.3.2 内部 VREG/VDD モード シーケンス
            3. 6.14.1.4.3.3 電源シーケンスの概要と違反の影響
            4. 6.14.1.4.3.4 電源スルーレート
        5. 6.14.1.5 パワー マネージメント モジュールの電気的データおよびタイミング
          1. 6.14.1.5.1 パワー マネージメント モジュールの動作条件
          2. 6.14.1.5.2 パワー マネージメント モジュールの特性
      2. 6.14.2  リセット タイミング
        1. 6.14.2.1 リセット ソース
        2. 6.14.2.2 リセットの電気的データおよびタイミング
          1. 6.14.2.2.1 リセット XRSn のタイミング要件
          2. 6.14.2.2.2 リセット XRSn のスイッチング特性
          3. 6.14.2.2.3 リセットのタイミング図
      3. 6.14.3  クロック仕様
        1. 6.14.3.1 クロック・ソース
        2. 6.14.3.2 クロック周波数、要件、および特性
          1. 6.14.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.14.3.2.1.1 入力クロック周波数
            2. 6.14.3.2.1.2 XTAL 発振器の特性
            3. 6.14.3.2.1.3 外部の水晶振動子ではないクロック ソース使用時の X1 入力レベルの特性
            4. 6.14.3.2.1.4 X1 のタイミング要件
            5. 6.14.3.2.1.5 AUXCLKIN のタイミング要件
            6. 6.14.3.2.1.6 APLL の特性
            7. 6.14.3.2.1.7 XCLKOUT のスイッチング特性 (PLL バイパスまたはイネーブル)
        3. 6.14.3.3 入力クロック
        4. 6.14.3.4 XTAL 発振器
          1. 6.14.3.4.1 はじめに
          2. 6.14.3.4.2 概要
            1. 6.14.3.4.2.1 電気発振回路
              1. 6.14.3.4.2.1.1 動作モード
                1. 6.14.3.4.2.1.1.1 水晶動作モード
                2. 6.14.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.14.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.14.3.4.2.2 水晶振動子
            3. 6.14.3.4.2.3 GPIO 動作モード
          3. 6.14.3.4.3 機能動作
            1. 6.14.3.4.3.1 ESR – 等価直列抵抗
            2. 6.14.3.4.3.2 Rneg – 負性抵抗
            3. 6.14.3.4.3.3 起動時間
            4. 6.14.3.4.3.4 DL – 励振レベル
          4. 6.14.3.4.4 水晶振動子の選択方法
          5. 6.14.3.4.5 テスト
          6. 6.14.3.4.6 一般的な問題とデバッグのヒント
          7. 6.14.3.4.7 水晶発振回路の仕様
            1. 6.14.3.4.7.1 水晶発振器の電気的特性
            2. 6.14.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
            3. 6.14.3.4.7.3 水晶発振器のパラメータ
            4. 6.14.3.4.7.4 水晶発振器の電気的特性
        5. 6.14.3.5 内部発振器
          1. 6.14.3.5.1 INTOSC 特性
      4. 6.14.4  フラッシュ パラメータ
        1. 6.14.4.1 フラッシュ パラメータ 
      5. 6.14.5  メモリ サブシステム (MEMSS)
        1. 6.14.5.1 はじめに
        2. 6.14.5.2 特長
        3. 6.14.5.3 RAM の仕様
      6. 6.14.6  デバッグ / JTAG
        1. 6.14.6.1 JTAG の電気的データおよびタイミング
          1. 6.14.6.1.1 DEBUGSS のタイミング要件
          2. 6.14.6.1.2 DEBUGSS のスイッチング特性
          3. 6.14.6.1.3 JTAG のタイミング図
          4. 6.14.6.1.4 SWD タイミング図
      7. 6.14.7  GPIO の電気的データおよびタイミング
        1. 6.14.7.1 GPIO - 出力タイミング
          1. 6.14.7.1.1 汎用出力のスイッチング特性
          2. 6.14.7.1.2 汎用出力のタイミング図
        2. 6.14.7.2 GPIO - 入力タイミング
          1. 6.14.7.2.1 汎用入力のタイミング要件
          2. 6.14.7.2.2 サンプリング・モード
        3. 6.14.7.3 入力信号のサンプリング・ウィンドウ幅
      8. 6.14.8  リアルタイム ダイレクト メモリ アクセス (RTDMA)
        1. 6.14.8.1 はじめに
          1. 6.14.8.1.1 特長
          2. 6.14.8.1.2 ブロック図
      9. 6.14.9  低消費電力モード
        1. 6.14.9.1 クロック ゲーティング低消費電力モード
        2. 6.14.9.2 低消費電力モードのウェークアップ タイミング
          1. 6.14.9.2.1 アイドル モードのタイミング要件
          2. 6.14.9.2.2 アイドル モードのスイッチング特性
          3. 6.14.9.2.3 IDLE 開始および終了タイミング図
          4. 6.14.9.2.4 スタンバイ モードのタイミング要件
          5. 6.14.9.2.5 スタンバイ モードのスイッチング特性
          6. 6.14.9.2.6 STANDBY の開始 / 終了タイミング図
      10. 6.14.10 外部メモリ インターフェイス (EMIF)
        1. 6.14.10.1 非同期メモリのサポート
        2. 6.14.10.2 同期 DRAM のサポート
        3. 6.14.10.3 EMIF の電気的データおよびタイミング
          1. 6.14.10.3.1 EMIF 同期メモリのタイミング要件
          2. 6.14.10.3.2 EMIF 同期メモリのスイッチング特性
          3. 6.14.10.3.3 EMIF 同期メモリのタイミング図
          4. 6.14.10.3.4 EMIF 非同期メモリのタイミング要件
          5. 6.14.10.3.5 EMIF 非同期メモリのスイッチング特性
          6. 6.14.10.3.6 EMIF 非同期メモリのタイミング図
    15. 6.15 C29x アナログ ペリフェラル
      1. 6.15.1 アナログ サブシステム
        1. 6.15.1.1 特長
        2. 6.15.1.2 ブロック図
        3. 6.15.1.3 アナログ ピン接続
      2. 6.15.2 A/D コンバータ (ADC)
        1. 6.15.2.1 ADC の構成可能性
          1. 6.15.2.1.1 信号モード
        2. 6.15.2.2 ADC の電気的データおよびタイミング
          1. 6.15.2.2.1  ADC の動作条件 12 ビット シングルエンド
          2. 6.15.2.2.2  ADC の動作条件 12 ビット差動
          3. 6.15.2.2.3  ADC の動作条件 16 ビット シングルエンド
          4. 6.15.2.2.4  ADC の動作条件 16 ビット差動
          5. 6.15.2.2.5  ADC のタイミング要件
          6. 6.15.2.2.6  ADC 特性 12 ビット シングルエンド
          7. 6.15.2.2.7  ADC 特性 12 ビット差動
          8. 6.15.2.2.8  ADC 特性 16 ビット シングルエンド
          9. 6.15.2.2.9  ADC 特性 16 ビット差動
          10. 6.15.2.2.10 ‌ADC の INL と DNL
          11. 6.15.2.2.11 ADC 入力モデル モデル
          12. 6.15.2.2.12 ADC のタイミング図
      3. 6.15.3 温度センサ
        1. 6.15.3.1 温度センサの電気的データおよびタイミング
          1. 6.15.3.1.1 温度センサの特性
      4. 6.15.4 コンパレータ・サブシステム (CMPSS)
        1. 6.15.4.1 CMPSS 接続図
        2. 6.15.4.2 ブロック図
        3. 6.15.4.3 CMPSS の電気的データおよびタイミング
          1. 6.15.4.3.1 コンパレータ電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.15.4.3.2 CMPSS DAC の静的電気特性
          4. 6.15.4.3.3 CMPSS の説明用グラフ
      5. 6.15.5 バッファ付き D/A コンバータ (DAC)
        1. 6.15.5.1 バッファ付き DAC の電気的データおよびタイミング
          1. 6.15.5.1.1 バッファ付き DAC の動作条件
          2. 6.15.5.1.2 バッファ付き DAC の電気的特性
    16. 6.16 C29x コントロール ペリフェラル
      1. 6.16.1 拡張キャプチャ (eCAP)
        1. 6.16.1.1 eCAP のブロック図
        2. 6.16.1.2 eCAP の同期
        3. 6.16.1.3 eCAP の電気的データおよびタイミング
          1. 6.16.1.3.1 eCAP のタイミング要件
          2. 6.16.1.3.2 eCAP のスイッチング特性
      2. 6.16.2 高分解能キャプチャ (HRCAP)
        1. 6.16.2.1 eCAP と HRCAP のブロック図
        2. 6.16.2.2 HRCAP の電気的データおよびタイミング
          1. 6.16.2.2.1 HRCAP スイッチング特性
          2. 6.16.2.2.2 HRCAP の図とグラフ
      3. 6.16.3 拡張パルス幅変調器 (ePWM)
        1. 6.16.3.1 制御ペリフェラルの同期
        2. 6.16.3.2 ePWM の電気的データおよびタイミング
          1. 6.16.3.2.1 ePWM のタイミング要件
          2. 6.16.3.2.2 ePWM のスイッチング特性
          3. 6.16.3.2.3 トリップ ゾーン入力のタイミング
            1. 6.16.3.2.3.1 PWM ハイ インピーダンス特性のタイミング図
      4. 6.16.4 外部 ADC 変換開始の電気的データおよびタイミング
        1. 6.16.4.1 外部 ADC 変換開始のスイッチング特性
        2. 6.16.4.2 ADCSOCAO または ADCSOCBO のタイミング図
      5. 6.16.5 高分解能パルス幅変調器 (HRPWM)
        1. 6.16.5.1 HRPWM の電気的データおよびタイミング
          1. 6.16.5.1.1 高分解能 PWM の特性
      6. 6.16.6 拡張直交エンコーダ パルス (eQEP)
        1. 6.16.6.1 eQEP の電気的データおよびタイミング
          1. 6.16.6.1.1 eQEP のタイミング要件
          2. 6.16.6.1.2 eCAP のスイッチング特性
      7. 6.16.7 シグマ-デルタ・フィルタ・モジュール (SDFM)
        1. 6.16.7.1 SDFM の電気的データおよびタイミング
          1. 6.16.7.1.1 SDFM の電気的データおよびタイミング (同期 GPIO)
          2. 6.16.7.1.2 SDFM の電気的データおよびタイミング (ASYNC を使用)
            1. 6.16.7.1.2.1 非同期 GPIO ASYNC オプション使用時の SDFM のタイミング要件
            2. 6.16.7.1.2.2 同期 GPIO SYNC オプション使用時の SDFM のタイミング要件
          3. 6.16.7.1.3 SDFM タイミング図
    17. 6.17 C29x 通信ペリフェラル
      1. 6.17.1 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      2. 6.17.2 高速シリアル インターフェイス (FSI)
        1. 6.17.2.1 FSI トランスミッタ
          1. 6.17.2.1.1 FSITX の電気的データおよびタイミング
            1. 6.17.2.1.1.1 FSITX スイッチング特性
            2. 6.17.2.1.1.2 FSITX タイミング
        2. 6.17.2.2 FSI レシーバ
          1. 6.17.2.2.1 FSIRX の電気的データおよびタイミング
            1. 6.17.2.2.1.1 FSIRX のタイミング要件
            2. 6.17.2.2.1.2 FSIRX スイッチング特性
            3. 6.17.2.2.1.3 FSIRX タイミング
        3. 6.17.2.3 FSI SPI 互換モード
          1. 6.17.2.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.17.2.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.17.2.3.1.2 FSITX SPI 信号モードのタイミング
      3. 6.17.3 I2C (Inter-Integrated Circuit)
        1. 6.17.3.1 I2C の電気的データおよびタイミング
          1. 6.17.3.1.1 I2C のタイミング要件
          2. 6.17.3.1.2 I2C のスイッチング特性
          3. 6.17.3.1.3 I2C のタイミング図
      4. 6.17.4 PMBus (Power Management Bus) インターフェイス
        1. 6.17.4.1 PMBus の電気的データおよびタイミング
          1. 6.17.4.1.1 PMBus の電気的特性
          2. 6.17.4.1.2 PMBus ファスト プラス モードのスイッチング特性
          3. 6.17.4.1.3 PMBus ファスト モードのスイッチング特性
          4. 6.17.4.1.4 PMBus スタンダード モードのスイッチング特性
      5. 6.17.5 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.17.5.1 SPI コントローラ モードのタイミング
          1. 6.17.5.1.1 SPI コントローラ モードのスイッチング特性 - クロック位相 0
          2. 6.17.5.1.2 SPI コントローラ モードのスイッチング特性 - クロック位相 1
          3. 6.17.5.1.3 SPI コントローラ モードのタイミング要件
          4. 6.17.5.1.4 SPI コントローラ・モードのタイミング図
        2. 6.17.5.2 SPI ペリフェラル モードのタイミング
          1. 6.17.5.2.1 SPI ペリフェラル モードのスイッチング特性
          2. 6.17.5.2.2 SPI ペリフェラル モードのタイミング要件
          3. 6.17.5.2.3 SPI ペリフェラル・モードのタイミング図
      6. 6.17.6 シングル エッジ ニブル伝送 (SENT)
        1. 6.17.6.1 はじめに
        2. 6.17.6.2 特長
      7. 6.17.7 LIN (Local Interconnect Network)
      8. 6.17.8 EtherCAT SubordinateDevice コントローラ (ESC)
        1. 6.17.8.1 ESC の機能
        2. 6.17.8.2 ESC サブシステムの統合機能
        3. 6.17.8.3 EtherCAT IP のブロック図
        4. 6.17.8.4 EtherCAT の電気的データおよびタイミング
          1. 6.17.8.4.1 EtherCAT のタイミング要件
          2. 6.17.8.4.2 EtherCAT のスイッチング特性
          3. 6.17.8.4.3 EtherCAT のタイミング図
      9. 6.17.9 UART (Universal Asynchronous Receiver-Transmitter)
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  エラー通知モジュール (ESM_C29)
      1. 7.3.1 はじめに
      2. 7.3.2 ESM サブシステム
      3. 7.3.3 システム ESM
    4. 7.4  エラー アグリゲータ
      1. 7.4.1 エラー アグリゲータ モジュール
      2. 7.4.2 エラー アグリゲータ インターフェイス
    5. 7.5  メモリ
      1. 7.5.1 C29x メモリ マップ
      2. 7.5.2 フラッシュ メモリ マップ
        1. 7.5.2.1 フラッシュ メイン領域のアドレス マップ (F29H85x、4MB)
        2. 7.5.2.2 フラッシュ メイン領域のアドレス マップ (F29H85x、2MB)
        3. 7.5.2.3 フラッシュ メイン領域のアドレス マップ (F29P58x、4MB)
        4. 7.5.2.4 フラッシュ メイン領域のアドレスマップ (F29P58x、2MB)
        5. 7.5.2.5 フラッシュ メイン領域のアドレス マップ (F29P58x、1MB)
        6. 7.5.2.6 フラッシュ データ バンクのアドレス マップ
        7. 7.5.2.7 フラッシュ BANKMGMT 領域のアドレス マップ
        8. 7.5.2.8 フラッシュ SECCFG 領域のアドレス マップ
      3. 7.5.3 ペリフェラル・レジスタのメモリ・マップ
    6. 7.6  識別
    7. 7.7  ブート ROM
      1. 7.7.1 デバイス ブート シーケンス
      2. 7.7.2 デバイス ブート モード
        1. 7.7.2.1 デフォルト ブート モード
        2. 7.7.2.2 カスタム ブート モード
      3. 7.7.3 デバイス ブートの構成
        1. 7.7.3.1 ブート モード ピンの構成
        2. 7.7.3.2 ブート モード テーブル オプションの設定
      4. 7.7.4 デバイスのブート フロー図
        1. 7.7.4.1 デバイス ブート フロー
        2. 7.7.4.2 CPU1 のブート フロー
        3. 7.7.4.3 エミュレーション ブート フロー
        4. 7.7.4.4 スタンドアロン ブート フロー
      5. 7.7.5 GPIO の割り当て
    8. 7.8  セキュリティ モジュールおよび暗号化アクセラレータ
      1. 7.8.1 セキュリティ モジュール
        1. 7.8.1.1 ハードウェア セキュリティ モジュール (HSM)
        2. 7.8.1.2 暗号化アクセラレータ
      2. 7.8.2 安全およびセキュリティ ユニット (SSU)
        1. 7.8.2.1 システム図
    9. 7.9  C29x サブシステム
      1. 7.9.1 C29 CPU のアーキテクチャ
      2. 7.9.2 ペリフェラル割り込みの優先度と拡張 (PIPE)
        1. 7.9.2.1 はじめに
          1. 7.9.2.1.1 特長
          2. 7.9.2.1.2 割り込みの概念
        2. 7.9.2.2 割り込みアーキテクチャ
          1. 7.9.2.2.1 動的優先度アービトレーション ブロック
          2. 7.9.2.2.2 後処理ブロック
          3. 7.9.2.2.3 メモリ マップト レジスタ
        3. 7.9.2.3 割り込みの伝搬
      3. 7.9.3 データ ロギングとトレース (DLT)
        1. 7.9.3.1 はじめに
          1. 7.9.3.1.1 特長
            1. 7.9.3.1.1.1 ブロック図
      4. 7.9.4 波形アナライザ診断 (WADI)
        1. 7.9.4.1 WADI の概要
          1. 7.9.4.1.1 特長
          2. 7.9.4.1.2 ブロック図
          3. 7.9.4.1.3 概要
      5. 7.9.5 組み込みのリアルタイム解析および診断 (ERAD)
      6. 7.9.6 プロセッサ間通信 (IPC)
        1. 7.9.6.1 はじめに
      7. 7.9.7 ウォッチドッグ
      8. 7.9.8 デュアル・クロック・コンパレータ (DCC)
        1. 7.9.8.1 特長
        2. 7.9.8.2 DCCx クロック ソース入力のマッピング
      9. 7.9.9 構成可能ロジック ブロック (CLB)
    10. 7.10 ロックステップ比較モジュール (LCM)
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 リファレンス デザイン
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスの命名規則
    2. 9.2 マーキング
    3. 9.3 ツールとソフトウェア
    4. 9.4 ドキュメントのサポート
    5. 9.5 サポート・リソース
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報
    2.     トレイ

5.3.1 アナログ信号

表 5-2 アナログ信号
信号名 ピンの種類 説明 GPIO 256 ZEX 176 PTS 144 RFS 100 PZS
A0 I ADC-A 入力 0 R1 44 36 25
A1 I ADC-A 入力 1 P1 43 35 24
A2 I ADC-A 入力 2 M1 36 28
A3 I ADC-A 入力 3 M2 35 27
A4 I ADC-A 入力 4 L2 32 24
A5 I ADC-A 入力 5 L1 31 23
A6 I ADC-A 入力 6 224 L5 26 18 13
A7 I ADC-A 入力 7 225 K5 25 17 12
A8 I ADC-A 入力 8 226 H4 22 16
A9 I ADC-A 入力 9 227 H3 21
A10 I ADC-A 入力 10 228 G3 18
A11 I ADC-A 入力 11 229 G4 17
A12 I ADC-A 入力 12 K2
A13 I ADC-A 入力 13 K1
A14 I ADC-A 入力 14 M3 40 32 21
A15 I ADC-A 入力 15 M4 39 31 20
A24 I ADC-A 入力 24 P3 49 41 30
A25 I ADC-A 入力 25 P4 50 42 31
A26 I ADC-A 入力 26 T5 59 51
A27 I ADC-A 入力 27 T6 60 52
A28 I ADC-A 入力 28 246 P11 67 56 38
A29 I ADC-A 入力 29 247 R11 68 57 39
A30 I ADC-A 入力 30 248 P13 73 62
A31 I ADC-A 入力 31 249 N13 74 63
AIO160 I デジタル入力 160 に使用されるアナログ ピン R1 44 36 25
AIO161 I デジタル入力 161 に使用されるアナログ ピン P1 43 35 24
AIO162 I デジタル入力 162 に使用されるアナログ ピン M1 36 28
AIO163 I デジタル入力 163 に使用されるアナログ ピン M2 35 27
AIO164 I デジタル入力 164 に使用されるアナログ ピン L2 32 24
AIO165 I デジタル入力 165 に使用されるアナログ ピン L1 31 23
AIO166 I デジタル入力 166 に使用されるアナログ ピン K2
AIO167 I デジタル入力 167 に使用されるアナログ ピン K1
AIO168 I デジタル入力 168 に使用されるアナログ ピン M3 40 32 21
AIO169 I デジタル入力 169 に使用されるアナログ ピン M4 39 31 20
AIO170 I デジタル入力 170 に使用されるアナログ ピン P2 42 34 23
AIO171 I デジタル入力 171 に使用されるアナログ ピン N3 41 33 22
AIO172 I デジタル入力 172 に使用されるアナログ ピン L4 34 26 17
AIO173 I デジタル入力 173 に使用されるアナログ ピン L3 33 25 16
AIO174 I デジタル入力 174 に使用されるアナログ ピン K4 30 22
AIO175 I デジタル入力 175 に使用されるアナログ ピン K3 29 21
AIO176 I デジタル入力 176 に使用されるアナログ ピン J2
AIO177 I デジタル入力 177 に使用されるアナログ ピン J1
AIO178 I デジタル入力 178 に使用されるアナログ ピン J4
AIO179 I デジタル入力 179 に使用されるアナログ ピン J3
AIO180 I デジタル入力 180 に使用されるアナログ ピン R2 45 37 26
AIO181 I デジタル入力 181 に使用されるアナログ ピン T2 46 38 27
AIO182 I デジタル入力 182 に使用されるアナログ ピン N4 51 43
AIO183 I デジタル入力 183 に使用されるアナログ ピン M5 52 44
AIO184 I デジタル入力 184 に使用されるアナログ ピン P5 55 47
AIO185 I デジタル入力 185 に使用されるアナログ ピン N5 56 48
AIO186 I デジタル入力 186 に使用されるアナログ ピン N8
AIO187 I デジタル入力 187 に使用されるアナログ ピン P8
AIO188 I デジタル入力 188 に使用されるアナログ ピン R8
AIO189 I デジタル入力 189 に使用されるアナログ ピン T8
AIO190 I デジタル入力 190 に使用されるアナログ ピン N7
AIO191 I デジタル入力 191 に使用されるアナログ ピン P7
AIO192 I デジタル入力 192 に使用されるアナログ ピン R3 47 39 28
AIO193 I デジタル入力 193 に使用されるアナログ ピン T3 48 40 29
AIO194 I デジタル入力 194 に使用されるアナログ ピン R5 57 49 34
AIO195 I デジタル入力 195 に使用されるアナログ ピン R6 58 50 35
AIO196 I デジタル入力 196 に使用されるアナログ ピン N6
AIO197 I デジタル入力 197 に使用されるアナログ ピン P6
AIO198 I デジタル入力 198 に使用されるアナログ ピン M7
AIO199 I デジタル入力 199 に使用されるアナログ ピン M6
AIO200 I デジタル入力 200 に使用されるアナログ ピン R7
AIO201 I デジタル入力 201 に使用されるアナログ ピン T7
AIO202 I デジタル入力 202 に使用されるアナログ ピン P3 49 41 30
AIO203 I デジタル入力 203 に使用されるアナログ ピン P4 50 42 31
AIO204 I デジタル入力 204 に使用されるアナログ ピン T5 59 51
AIO205 I デジタル入力 205 に使用されるアナログ ピン T6 60 52
AIO206 I デジタル入力 206 に使用されるアナログ ピン T10
AIO207 I デジタル入力 207 に使用されるアナログ ピン T9
AIO208 I デジタル入力 208 に使用されるアナログ ピン R10
AIO209 I デジタル入力 209 に使用されるアナログ ピン R9
AIO210 I デジタル入力 210 に使用されるアナログ ピン P9
AIO211 I デジタル入力 211 に使用されるアナログ ピン N9
AIO212 I デジタル入力 212 に使用されるアナログ ピン P10
AIO213 I デジタル入力 213 に使用されるアナログ ピン T11
B0 I ADC-B 入力 0 P2 42 34 23
B1 I ADC-B 入力 1 N3 41 33 22
B2 I ADC-B 入力 2 L4 34 26 17
B3 I ADC-B 入力 3 L3 33 25 16
B4 I ADC-B 入力 4 K4 30 22
B5 I ADC-B 入力 5 K3 29 21
B6 I ADC-B 入力 6 230 J5 24
B7 I ADC-B 入力 7 231 H5 23
B8 I ADC-B 入力 8 232 H2 20 15 11
B9 I ADC-B 入力 9 233 H1 19 14 10
B10 I ADC-B 入力 10 234 G2 16 13
B11 I ADC-B 入力 11 235 G1 15 12
B12 I ADC-B 入力 12 J2
B13 I ADC-B 入力 13 J1
B14 I ADC-B 入力 14 M3 40 32 21
B15 I ADC-B 入力 15 M4 39 31 20
B16 I ADC-B 入力 16 J4
B17 I ADC-B 入力 17 J3
B24 I ADC-B 入力 24 R3 47 39 28
B25 I ADC-B 入力 25 T3 48 40 29
B26 I ADC-B 入力 26 R5 57 49 34
B27 I ADC-B 入力 27 R6 58 50 35
B28 I ADC-B 入力 28 240 N10 65
B29 I ADC-B 入力 29 241 N11 66 55
B30 I ADC-B 入力 30 242 T12 71 60
B31 I ADC-B 入力 31 243 R12 72 61
C0 I ADC-C 入力 0 R2 45 37 26
C1 I ADC-C 入力 1 T2 46 38 27
C2 I ADC-C 入力 2 N4 51 43
C3 I ADC-C 入力 3 M5 52 44
C4 I ADC-C 入力 4 P5 55 47
C5 I ADC-C 入力 5 N5 56 48
C6 I ADC-C 入力 6 236 M8 63
C7 I ADC-C 入力 7 237 M9 64
C8 I ADC-C 入力 8 238 N12 69 58 40
C9 I ADC-C 入力 9 239 P12 70 59 41
C10 I ADC-C 入力 10 N8
C11 I ADC-C 入力 11 P8
C12 I ADC-C 入力 12 R8
C13 I ADC-C 入力 13 T8
C14 I ADC-C 入力 14 M3 40 32 21
C15 I ADC-C 入力 15 M4 39 31 20
C16 I ADC-C 入力 16 N7
C17 I ADC-C 入力 17 P7
C24 I ADC-C 入力 24 R1 44 36 25
C25 I ADC-C 入力 25 P1 43 35 24
C26 I ADC-C 入力 26 P2 42 34 23
C27 I ADC-C 入力 27 N3 41 33 22
C28 I ADC-C 入力 28 244 R13 75
C29 I ADC-C 入力 29 245 T13 76
C30 I ADC-C 入力 30 T10
C31 I ADC-C 入力 31 T9
CMP1_HN0 I CMPSS-1 ハイ コンパレータ負入力 0 L1 31 23
CMP1_HN1 I CMPSS-1 ハイ コンパレータ負入力 1 M2 35 27
CMP1_HP0 I CMPSS-1 ハイ コンパレータ正入力 0 L2 32 24
CMP1_HP1 I CMPSS-1 ハイ コンパレータ正入力 1 M1 36 28
CMP1_HP2 I CMPSS-1 ハイ コンパレータ正入力 2 M2 35 27
CMP1_HP3 I CMPSS-1 ハイ コンパレータ正入力 3 L3 33 25 16
CMP1_HP4 I CMPSS-1 ハイ コンパレータ正入力 4 242 T12 71 60
CMP1_HP5 I CMPSS-1 ハイ コンパレータ正入力 5 K2
CMP1_LN0 I CMPSS-1 ロー コンパレータ負入力 0 L1 31 23
CMP1_LN1 I CMPSS-1 ロー コンパレータ負入力 1 M2 35 27
CMP1_LP0 I CMPSS-1 ロー コンパレータ正入力 0 L2 32 24
CMP1_LP1 I CMPSS-1 ロー コンパレータ正入力 1 M1 36 28
CMP1_LP2 I CMPSS-1 ロー コンパレータ正入力 2 M2 35 27
CMP1_LP3 I CMPSS-1 ロー コンパレータ正入力 3 L3 33 25 16
CMP1_LP4 I CMPSS-1 ロー コンパレータ正入力 4 242 T12 71 60
CMP1_LP5 I CMPSS-1 ロー コンパレータ正入力 5 K2
CMP2_HN0 I CMPSS-2 ハイ コンパレータ負入力 0 225 K5 25 17 12
CMP2_HN1 I CMPSS-2 ハイ コンパレータ負入力 1 L2 32 24
CMP2_HP0 I CMPSS-2 ハイ コンパレータ正入力 0 224 L5 26 18 13
CMP2_HP1 I CMPSS-2 ハイ コンパレータ正入力 1 T10
CMP2_HP2 I CMPSS-2 ハイ コンパレータ正入力 2 T9
CMP2_HP3 I CMPSS-2 ハイ コンパレータ正入力 3 M6
CMP2_HP4 I CMPSS-2 ハイ コンパレータ正入力 4 243 R12 72 61
CMP2_HP5 I CMPSS-2 ハイ コンパレータ正入力 5 K1
CMP2_LN0 I CMPSS-2 ロー コンパレータ負入力 0 225 K5 25 17 12
CMP2_LN1 I CMPSS-2 ロー コンパレータ負入力 1 L2 32 24
CMP2_LP0 I CMPSS-2 ロー コンパレータ正入力 0 224 L5 26 18 13
CMP2_LP1 I CMPSS-2 ロー コンパレータ正入力 1 T10
CMP2_LP2 I CMPSS-2 ロー コンパレータ正入力 2 T9
CMP2_LP3 I CMPSS-2 ロー コンパレータ正入力 3 M6
CMP2_LP4 I CMPSS-2 ロー コンパレータ正入力 4 243 R12 72 61
CMP2_LP5 I CMPSS-2 ロー コンパレータ正入力 5 K1
CMP3_HN0 I CMPSS-3 ハイ コンパレータ負入力 0 L3 33 25 16
CMP3_HN1 I CMPSS-3 ハイ コンパレータ負入力 1 K3 29 21
CMP3_HP2 I CMPSS-3 ハイ コンパレータ正入力 2 N3 41 33 22
CMP3_HP4 I CMPSS-3 ハイ コンパレータ正入力 4 T5 59 51
CMP3_LN0 I CMPSS-3 ロー コンパレータ負入力 0 L3 33 25 16
CMP3_LN1 I CMPSS-3 ロー コンパレータ負入力 1 K3 29 21
CMP3_LP2 I CMPSS-3 ロー コンパレータ正入力 2 N3 41 33 22
CMP3_LP3 I CMPSS-3 ロー コンパレータ正入力 3 245 T13 76
CMP3_LP4 I CMPSS-3 ロー コンパレータ正入力 4 T5 59 51
CMP4_HN0 I CMPSS-4 ハイ コンパレータ負入力 0 P1 43 35 24
CMP4_HN1 I CMPSS-4 ハイ コンパレータ負入力 1 241 N11 66 55
CMP4_HP1 I CMPSS-4 ハイ コンパレータ正入力 1 241 N11 66 55
CMP4_HP3 I CMPSS-4 ハイ コンパレータ正入力 3 R5 57 49 34
CMP4_HP4 I CMPSS-4 ハイ コンパレータ正入力 4 T6 60 52
CMP4_LN0 I CMPSS-4 ロー コンパレータ負入力 0 P1 43 35 24
CMP4_LN1 I CMPSS-4 ロー コンパレータ負入力 1 241 N11 66 55
CMP4_LP1 I CMPSS-4 ロー コンパレータ正入力 1 241 N11 66 55
CMP4_LP3 I CMPSS-4 ロー コンパレータ正入力 3 R5 57 49 34
CMP4_LP4 I CMPSS-4 ロー コンパレータ正入力 4 T6 60 52
CMP5_HN0 I CMPSS-5 ハイ コンパレータ負入力 0 M6
CMP5_HN1 I CMPSS-5 ハイ コンパレータ負入力 1 248 P13 73 62
CMP5_HP0 I CMPSS-5 ハイ コンパレータ正入力 0 M7
CMP5_HP1 I CMPSS-5 ハイ コンパレータ正入力 1 248 P13 73 62
CMP5_HP2 I CMPSS-5 ハイ コンパレータ正入力 2 249 N13 74 63
CMP5_HP5 I CMPSS-5 ハイ コンパレータ正入力 5 237 M9 64
CMP5_LN0 I CMPSS-5 ロー コンパレータ負入力 0 M6
CMP5_LN1 I CMPSS-5 ロー コンパレータ負入力 1 248 P13 73 62
CMP5_LP0 I CMPSS-5 ロー コンパレータ正入力 0 M7
CMP5_LP1 I CMPSS-5 ロー コンパレータ正入力 1 248 P13 73 62
CMP5_LP2 I CMPSS-5 ロー コンパレータ正入力 2 249 N13 74 63
CMP5_LP3 I CMPSS-5 ロー コンパレータ正入力 3 240 N10 65
CMP5_LP4 I CMPSS-5 ロー コンパレータ正入力 4 234 G2 16 13
CMP5_LP5 I CMPSS-5 ロー コンパレータ正入力 5 T8
CMP6_HN0 I CMPSS-6 ハイ コンパレータ負入力 0 245 T13 76
CMP6_HN1 I CMPSS-6 ハイ コンパレータ負入力 1 T11
CMP6_HP0 I CMPSS-6 ハイ コンパレータ正入力 0 244 R13 75
CMP6_HP1 I CMPSS-6 ハイ コンパレータ正入力 1 T11
CMP6_HP2 I CMPSS-6 ハイ コンパレータ正入力 2 P10
CMP6_HP4 I CMPSS-6 ハイ コンパレータ正入力 4 227 H3 21
CMP6_LN0 I CMPSS-6 ロー コンパレータ負入力 0 245 T13 76
CMP6_LN1 I CMPSS-6 ロー コンパレータ負入力 1 T11
CMP6_LP0 I CMPSS-6 ロー コンパレータ正入力 0 244 R13 75
CMP6_LP1 I CMPSS-6 ロー コンパレータ正入力 1 T11
CMP6_LP2 I CMPSS-6 ロー コンパレータ正入力 2 P10
CMP6_LP4 I CMPSS-6 ロー コンパレータ正入力 4 235 G1 15 12
CMP6_LP5 I CMPSS-6 ロー コンパレータ正入力 5 N7
CMP7_HN0 I CMPSS-7 ハイ コンパレータ負入力 0 R5 57 49 34
CMP7_HN1 I CMPSS-7 ハイ コンパレータ負入力 1 K4 30 22
CMP7_HP1 I CMPSS-7 ハイ コンパレータ正入力 1 K4 30 22
CMP7_HP2 I CMPSS-7 ハイ コンパレータ正入力 2 K3 29 21
CMP7_HP4 I CMPSS-7 ハイ コンパレータ正入力 4 228 G3 18
CMP7_LN0 I CMPSS-7 ロー コンパレータ負入力 0 R5 57 49 34
CMP7_LN1 I CMPSS-7 ロー コンパレータ負入力 1 K4 30 22
CMP7_LP1 I CMPSS-7 ロー コンパレータ正入力 1 K4 30 22
CMP7_LP2 I CMPSS-7 ロー コンパレータ正入力 2 K3 29 21
CMP7_LP4 I CMPSS-7 ロー コンパレータ正入力 4 J2
CMP7_LP5 I CMPSS-7 ロー コンパレータ正入力 5 P7
CMP8_HN0 I CMPSS-8 ハイ コンパレータ負入力 0 240 N10 65
CMP8_HN1 I CMPSS-8 ハイ コンパレータ負入力 1 246 P11 67 56 38
CMP8_HP1 I CMPSS-8 ハイ コンパレータ正入力 1 246 P11 67 56 38
CMP8_HP2 I CMPSS-8 ハイ コンパレータ正入力 2 247 R11 68 57 39
CMP8_HP4 I CMPSS-8 ハイ コンパレータ正入力 4 229 G4 17
CMP8_HP5 I CMPSS-8 ハイ コンパレータ正入力 5 N8
CMP8_LN0 I CMPSS-8 ロー コンパレータ負入力 0 240 N10 65
CMP8_LN1 I CMPSS-8 ロー コンパレータ負入力 1 246 P11 67 56 38
CMP8_LP1 I CMPSS-8 ロー コンパレータ正入力 1 246 P11 67 56 38
CMP8_LP2 I CMPSS-8 ロー コンパレータ正入力 2 247 R11 68 57 39
CMP8_LP3 I CMPSS-8 ロー コンパレータ正入力 3 226 H4 22 16
CMP8_LP4 I CMPSS-8 ロー コンパレータ正入力 4 J1
CMP8_LP5 I CMPSS-8 ロー コンパレータ正入力 5 N6
CMP9_HN0 I CMPSS-9 ハイ コンパレータ負入力 0 M1 36 28
CMP9_HN1 I CMPSS-9 ハイ コンパレータ負入力 1 T9
CMP9_HP1 I CMPSS-9 ハイ コンパレータ正入力 1 N4 51 43
CMP9_HP2 I CMPSS-9 ハイ コンパレータ正入力 2 225 K5 25 17 12
CMP9_HP4 I CMPSS-9 ハイ コンパレータ正入力 4 230 J5 24
CMP9_HP5 I CMPSS-9 ハイ コンパレータ正入力 5 J4
CMP9_LN0 I CMPSS-9 ロー コンパレータ負入力 0 M1 36 28
CMP9_LN1 I CMPSS-9 ロー コンパレータ負入力 1 T9
CMP9_LP1 I CMPSS-9 ロー コンパレータ正入力 1 N4 51 43
CMP9_LP2 I CMPSS-9 ロー コンパレータ正入力 2 225 K5 25 17 12
CMP9_LP3 I CMPSS-9 ロー コンパレータ正入力 3 239 P12 70 59 41
CMP9_LP4 I CMPSS-9 ロー コンパレータ正入力 4 M5 52 44
CMP9_LP5 I CMPSS-9 ロー コンパレータ正入力 5 P6
CMP10_HN0 I CMPSS-10 ハイ コンパレータ負入力 0 T10
CMP10_HN1 I CMPSS-10 ハイ コンパレータ負入力 1 M7
CMP10_HP1 I CMPSS-10 ハイ コンパレータ正入力 1 R10
CMP10_HP2 I CMPSS-10 ハイ コンパレータ正入力 2 P9
CMP10_HP4 I CMPSS-10 ハイ コンパレータ正入力 4 231 H5 23
CMP10_HP5 I CMPSS-10 ハイ コンパレータ正入力 5 J3
CMP10_LN0 I CMPSS-10 ロー コンパレータ負入力 0 T10
CMP10_LN1 I CMPSS-10 ロー コンパレータ負入力 1 M7
CMP10_LP1 I CMPSS-10 ロー コンパレータ正入力 1 R10
CMP10_LP2 I CMPSS-10 ロー コンパレータ正入力 2 P9
CMP10_LP4 I CMPSS-10 ロー コンパレータ正入力 4 P5 55 47
CMP10_LP5 I CMPSS-10 ロー コンパレータ正入力 5 R7
CMP11_HN0 I CMPSS-11 ハイ コンパレータ負入力 0 230 J5 24
CMP11_HN1 I CMPSS-11 ハイ コンパレータ負入力 1 N4 51 43
CMP11_HP1 I CMPSS-11 ハイ コンパレータ正入力 1 R9
CMP11_HP2 I CMPSS-11 ハイ コンパレータ正入力 2 N9
CMP11_HP5 I CMPSS-11 ハイ コンパレータ正入力 5 P8
CMP11_LN0 I CMPSS-11 ロー コンパレータ負入力 0 230 J5 24
CMP11_LN1 I CMPSS-11 ロー コンパレータ負入力 1 N4 51 43
CMP11_LP1 I CMPSS-11 ロー コンパレータ正入力 1 R9
CMP11_LP2 I CMPSS-11 ロー コンパレータ正入力 2 N9
CMP11_LP4 I CMPSS-11 ロー コンパレータ正入力 4 N5 56 48
CMP11_LP5 I CMPSS-11 ロー コンパレータ正入力 5 T7
CMP12_HN0 I CMPSS-12 ハイ コンパレータ負入力 0 224 L5 26 18 13
CMP12_HP5 I CMPSS-12 ハイ コンパレータ正入力 5 R8
CMP12_LN0 I CMPSS-12 ロー コンパレータ負入力 0 224 L5 26 18 13
CMP12_LP0 I CMPSS-12 ロー コンパレータ正入力 0 238 N12 69 58 40
CMP12_LP4 I CMPSS-12 ロー コンパレータ正入力 4 236 M8 63
D0 I ADC-D 入力 0 R3 47 39 28
D1 I ADC-D 入力 1 T3 48 40 29
D2 I ADC-D 入力 2 R5 57 49 34
D3 I ADC-D 入力 3 R6 58 50 35
D4 I ADC-D 入力 4 240 N10 65
D5 I ADC-D 入力 5 241 N11 66 55
D6 I ADC-D 入力 6 242 T12 71 60
D7 I ADC-D 入力 7 243 R12 72 61
D8 I ADC-D 入力 8 244 R13 75
D9 I ADC-D 入力 9 245 T13 76
D10 I ADC-D 入力 10 N6
D11 I ADC-D 入力 11 P6
D12 I ADC-D 入力 12 M7
D13 I ADC-D 入力 13 M6
D14 I ADC-D 入力 14 M3 40 32 21
D15 I ADC-D 入力 15 M4 39 31 20
D16 I ADC-D 入力 16 R7
D17 I ADC-D 入力 17 T7
D24 I ADC-D 入力 24 M1 36 28
D25 I ADC-D 入力 25 M2 35 27
D26 I ADC-D 入力 26 L4 34 26 17
D27 I ADC-D 入力 27 L3 33 25 16
D28 I ADC-D 入力 28 L2 32 24
D29 I ADC-D 入力 29 L1 31 23
D30 I ADC-D 入力 30 K4 30 22
D31 I ADC-D 入力 31 K3 29 21
DACA_OUT O バッファ付き DAC-A 出力。 R1 44 36 25
DACB_OUT O バッファ付き DAC-B 出力。 P3 49 41 30
E0 I ADC-E 入力 0 P3 49 41 30
E1 I ADC-E 入力 1 P4 50 42 31
E2 I ADC-E 入力 2 T5 59 51
E3 I ADC-E 入力 3 T6 60 52
E4 I ADC-E 入力 4 246 P11 67 56 38
E5 I ADC-E 入力 5 247 R11 68 57 39
E6 I ADC-E 入力 6 248 P13 73 62
E7 I ADC-E 入力 7 249 N13 74 63
E8 I ADC-E 入力 8 T10
E9 I ADC-E 入力 9 T9
E10 I ADC-E 入力 10 R10
E11 I ADC-E 入力 11 R9
E12 I ADC-E 入力 12 P9
E13 I ADC-E 入力 13 N9
E14 I ADC-E 入力 14 M3 40 32 21
E15 I ADC-E 入力 15 M4 39 31 20
E16 I ADC-E 入力 16 P10
E17 I ADC-E 入力 17 T11
E24 I ADC-E 入力 24 224 L5 26 18 13
E25 I ADC-E 入力 25 225 K5 25 17 12
E26 I ADC-E 入力 26 230 J5 24
E27 I ADC-E 入力 27 231 H5 23
E28 I ADC-E 入力 28 R2 45 37 26
E29 I ADC-E 入力 29 T2 46 38 27
E30 I ADC-E 入力 30 N4 51 43
E31 I ADC-E 入力 31 M5 52 44
VDAC I オンチップ DAC の外部リファレンス電圧 (オプション)。 P2 42 34 23
VREFHIAB I ADC-AB の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 2.2μF 以上、16 ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要がある。注：このピンには、外部に負荷を接続しないでください N2 38 30 19
VREFHICDE I ADC-CDE の高い基準電圧。この電圧は、ピンに対して外部回路から駆動する必要があります。このピンには、12 ビット モードの場合 2.2μF 以上、16 ビット モードの場合 22μF 以上のコンデンサを配置します。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要がある。注：このピンには、外部に負荷を接続しないでください R4 54 46 33
VREFLOAB I ADC-AB の低い基準電圧 N1 37 29 18
VREFLOCDE I ADC-CDE の低い基準電圧 T4 53 45 32