C29 CPU は、完全に保護されたパイプラインを備えた VLIW (Very Long Instruction Word) アーキテクチャです。この CPU は、複数の命令サイズ (16/32/48 ビット) をサポートしています。また、この CPU は、可変命令パケット サイズをサポートしており、各パケットは最大 8 個の命令を並列に実行することができます。たとえば、この CPU アーキテクチャでは、最大 8 個の 16 ビット命令を並列実行できます。これは、同時に実行可能な CPU 内の複数の機能ユニットによって実現されています。合計 64 個の作業レジスタが、3 つの異なるカテゴリ (Ax、Dx、Mx レジスタ バンク) に分割されており、CPU での並列演算をサポートしています。作業レジスタに加えて、CPU は複数のステータス レジスタ (DSTS、ESTS、ISTS) を備えており、実行関連および割り込みコンテキスト関連の情報を保持します。
C29 CPU の主な機能は次のとおりです。
- 使いやすさ：
- バイトでアドレス指定可能な CPU。
- 4GB のアドレス範囲を持つリニアおよび統合メモリ マップ。
- 完全に保護されたパイプライン：同じ場所での書き込みと読み取りが誤って発生するのを防止する 9 ステージのパイプライン。
- キャッシュ メモリなしで確定的な実行および最高の性能を実現。
- 並列処理の改善：
- 1～8 個の命令を並列実行。
- 固定小数点演算、浮動小数点演算、アドレッシング演算を並列実行。
- 複数の並列機能ユニット。
- 不連続性を最小限に抑え、意思決定コードを迅速化するための特別な操作 (if-then-else ステートメントや switch ステートメントなど)。
- リアルタイム制御に特化した演算 (三角関数演算や多相ベクトル変換演算など)。
- バス スループットの向上：
- サイクルごとに最大 128 ビットの命令パケットをフェッチ可能。
- サイクルごとに 8/16/32/64 ビットのデュアル読み取りおよびシングル書き込みを実行可能。
- アドレッシング モードの改善により、メモリやペリフェラルのリソースにアクセスする際のオーバーヘッドを削減。
- パイプラインの改善により、CPU がアクセス可能な 0 ウェイト メモリが増加して最大性能を発揮。
- コード効率：
- 可変長命令セット (16 ビット、32 ビット、48 ビット命令) をサポート
- 豊富な命令セットにより、最小の命令で最も一般的な演算を最適化。
- ハードウェアでのコード分離による ASIL-D 安全機能：
- スプリットロック モード (別個のコアとして動作) で独立して実行、またはロック ステップ実行 (冗長性を確保) が可能になるロック ステップ コア。
- ECC ロジックを内蔵
- メモリ管理 (MPU) および保護メカニズムをハードウェアに備えており、MIPS を最大化。
- 個別のコード スレッドは完全に分離および保護 (ソフトウェア スタックを含む)。
- 強化されたデバッグおよびトレース機能：
- 専用のデータ ロギングおよびコード フロー トレース命令。
- オンチップ RAM に記録可能、またはシリアル通信ペリフェラルを介してエクスポート可能なトレース データ