JAJSVL6 データシート

JAJSVL6 November 2024 F29H850TU

ADVANCE INFORMATION

一部の ADC 構成は、SOC によって個別に管理されますが、他の構成は、ADC モジュールごとにまとめて管理されます。表 6-14 に、基本的な ADC オプションとその構成レベルを示します。

表 6-14 ADC オプションおよび構成レベル

オプション	構成方法
クロック	モジュールごと⁽¹⁾
分解能	構成不可 (12 ビット分解能のみ)モジュールごと⁽¹⁾
信号モード	構成不可 (シングルエンド信号モードのみ)モジュールごと
リファレンス電圧源	モジュールごと (外部または内部)⁽²⁾⁽³⁾
トリガソース	SOC ごと⁽¹⁾
変換対象チャネル	SOC ごと
アクイジションウィンドウ幅	SOC ごと⁽¹⁾
EOC の位置	モジュールごと
バーストモード	モジュールごと⁽¹⁾

(1) これらの設定について、異なる ADC モジュールに異なる値を書き込むと、ADC が非同期に動作する可能性があります。ADC の動作が同期になるか非同期になるかについてのガイダンスは、『F29H85x および F29P58x リアルタイムマイクロコントローラテクニカルリファレンスマニュアル』の「A/D コンバータ (ADC)」の章にある「同期動作の確保」セクションを参照してください。

(2) ピン数の少ないパッケージでは、複数の ADC が 1 つの VREFHI ピンを共有する場合があります。この場合、リファレンスピンを共有する ADC のリファレンスモードを同じにする必要があります。

(3) 16 ビット分解能を使用する場合、3.3V 内部リファレンスモードはサポートされません。